北 京 大 学
硕士研究生学位论文
CMOS 锁相环和延迟锁环设计与研究
姓 名： 窦训金
学 号： 19908005
系 别： 计算机科学与技术系
专 业： 微电子学与固体电子学
研究方向： 专用集成电路设计
导 师： 吉利久 教授
二〇〇二年五月
声 明
著作权声明
任何收存和保管本论文各种版本的单位和个人，未经本论文作者授权，不得
将本论文转借他人并复印、抄录、拍照、或以任何方式传播。否则，引起有碍作
者著作权益之问题，将可能承担法律责任。
原创性声明
本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究
工作所取得的成果。除文中已经注明引用的内容外，本论文不包含任何其他个人
或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集
体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。
作者： 窦 训 金
日期：2002 年 5 月 12 日
北京大学硕士研究生学位论文 摘要
摘 要
锁相环作为现代时钟电路的重要组成部分，已经成为超大规模集成电路中
必不可少的一个模块，几乎所有的数字集成电路中都采用锁相时钟产生电路来提
供片内高速时钟。随着 SoC 技术的出现，作为 IP 建库的重要内容，对锁相环电
路的研究和设计也具有了更加重要的意义。
本文首先简要介绍了锁相技术的历史和发展，及其现状与研究方向。第二
章中对锁相环的原理和各种特性进行了详细的介绍，主要包括相位/频率响应、
稳定性和噪声特性等方面的分析。第三章给出了各种典型的锁相环子模块电路和
系统结构，重点介绍了鉴频鉴相器、电荷泵和压控振荡器这三个主要模块。第四
章中，提出了几种新型锁相环子模块电路结构，包括改进的双边鉴频鉴相器、新
型电流型压控振荡器和新型延迟锁环频率合成电路，同时分别对它们的性能进行
了分析，并将之与典型电路结构加以比较。最后，对整个锁相环的设计和研究进
行了总结。
本文设计的锁相频率合成器采用上海贝岭 1.2µm CMOS 工艺实现，完成了
全部电路的设计、仿真及版图的设计，并通过了版图提取和后仿真。
关键词：锁相环、时钟产生、频率合成、鉴频鉴相器、电荷泵、压控振荡器、相
位噪声、延迟锁环
Abstract
As one important part of modern clock generator circuits, PLL (Phase Locked
Loop) has played an extremely important role in VLSI circuits. Today, in most digital
ICs, PLL clock generators are used to provide on-chip high-speed clock. For
recently-emerged SoC (System on a Chip) technology, PLL circuit, as an important IP
block, is well worthy of further design and research.
In this paper, we firstly introduce the history and evolution of phase locked
technologies as well as the state of the art in it. The second chapter presents the
principle and main features of PLL, including the analysis of phase/frequency
response, stability and phase noise, etc. Some typical sub-circuit blocks are described
in chapter three, mainly on PFD (Phase/Frequency Detector), CP (Charge Pump) and
VCO (Voltage-Controlled Oscillator). In chapter four, novel sub-circuit blocks are
presented, including an improved biPFD, a new current-mode VCO and a new DLL
(Delay-Locked Loop) frequency synthesizer. Their operations and features are also
analyzed as well as compared with other typical circuits. At last, a conclusion is
followed.
All the design is based on Shanghai Belling 1.2µm CMOS technology. We have
finished the circuits design, simulation and layout design, also passed DRC, ERC,
LVS and post-simulation on design corners.
Key Words：Phase Locked Loop、Clock Generator、Frequency Synthesizer、
Phase/Frequency Detector 、 Charge Pump 、 Voltage-Controlled
Oscillator、Phase Noise、Delay-Locked Loop
北京大学硕士研究生学位论文 目录
目 录
第一章 引言 …………………………………………………………………1
§1 锁相技术的基本概念 …………………………………………………1
§2 锁相技术的历史和发展 ………………………………………………1
§3 锁相环路的基本特征 …………………………………………………2
§4 锁相技术的现状和研究方向 …………………………………………3
第二章 锁相环路基本原理与分析 …………………………………5
§1 锁相环的组成 …………………………………………………………5
1.1 基本结构 ……………………………………………………………5
1.2 鉴相器
………………………………………………………………5
1.3 环路滤波器
…………………………………………………………7
1.4 压控振荡器 …………………………………………………………7
§2 环路相位模型和基本方程 ……………………………………………9
§3 锁相环路的频率响应和稳态相差 …………………………………10
3.1 频率响应 …………………………………………………………10
3.2 稳态相差 …………………………………………………………10
3.3 不同环路的频率响应和稳态相差 ………………………………12
§4 锁相环路的同步、跟踪和捕捉 ……………………………………17
4.1 同步过程 …………………………………………………………17
4.2 捕捉过程 …………………………………………………………18
§5 锁相环稳定性分析 …………………………………………………20
5.1 锁相环稳定性的概念 ……………………………………………20
5.2 稳定性判据 ………………………………………………………20
5.3 几种环路的稳定性条件 …………………………………………22
§6 锁相环噪声分析
……………………………………………………24
6.1 环路噪声的概念 …………………………………………………24
6.2 环路噪声注入模型
………………………………………………25
6.3 减小环路噪声的措施
……………………………………………25
§7 电荷泵锁相环
………………………………………………………26
7.1 电荷泵锁相环结构
………………………………………………26
7.2 环路基本方程 ……………………………………………………26
7.3 环路稳定性分析
…………………………………………………27
§8 延迟锁环 ……………………………………………………………30
§9 小结 …………………………………………………………………31
第三章 锁相环子模块电路结构 ……………………………………34
§1 鉴频鉴相器 …………………………………………………………34
1.1 基于触发器型的鉴频鉴相器 ……………………………………34
1.2 预充电式鉴频鉴相器 （ptPFD） ………………………………35
1.3 nc-级鉴频鉴相器 （ncPFD） ……………………………………37
§2 电荷泵
………………………………………………………………39
- i -
北京大学硕士研究生学位论文 目录
2.1 传统电荷泵结构 …………………………………………………39
2.2 差分式电荷泵 ……………………………………………………41
2.3 对称负载的电荷泵结构 …………………………………………42
§3 各种压控振荡器结构 ………………………………………………43
3.1 反相器型压控振荡器 ……………………………………………43
3.2 电流模压控振荡器 ………………………………………………43
3.3 差分型压控振荡器 ………………………………………………45
§4 小结 …………………………………………………………………49
第四章 锁相环和延迟锁环电路设计 ……………………………51
§1 鉴频鉴相器设计 ……………………………………………………51
1.1 单边鉴频鉴相器和双边鉴频鉴相器电路结构 …………………51
1.2 upPFD、dnPFD 和 biPFD 鉴相特性比较
………………………53
1.3 upPFD、dnPFD 和 biPFD 的优缺点
……………………………54
1.4 改进的双边鉴频鉴相器 …………………………………………55
1.5 新型 biPFD 和原有 biPFD 仿真结果比较 ………………………60
§2 电荷泵设计 …………………………………………………………62
§3 环路滤波器设计 ……………………………………………………65
§4 压控振荡器设计 ……………………………………………………66
4.1 简单电流型压控振荡器 …………………………………………66
4.2 电流型压控振荡器结构改进 ……………………………………68
§5 环路仿真结果 ………………………………………………………71
§6 延迟锁环频率合成研究 ……………………………………………74
6.1 延迟锁环（DLL）频率合成原理 ………………………………74
6.2 频率合成电路结构 ………………………………………………75
6.3 新型频率合成电路 ………………………………………………78
§7 小结 …………………………………………………………………79
第五章 结论 ……………………………………………………………82
致谢 …………………………………………………………………………83
- ii -
