FPGA时钟设计

在FPGA设计中，为了成功地操作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD／FPGA时通常采用如下四种类型时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统包括上述四种时钟类型的任意组合。