没有合适的资源?快使用搜索试试~
我知道了~
文库首页
安全技术
网络攻防
FPGA时钟设计_FPGAverilog_fpga_
FPGA时钟设计_FPGAverilog_fpga_
共1个文件
doc:1个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
FPGAverilog
fpga
0 下载量
164 浏览量
2021-09-30
14:16:42
上传
评论
收藏
4KB
ZIP
举报
温馨提示
618特惠:¥9.90
19.90
FPGA时钟设计,采用Verilog语言完成,实验成功,值得新手借鉴学习
资源推荐
资源详情
资源评论
FPGA设计全流程.zip_fpga
浏览:137
详细介绍了FPGA开发流程,以及具体示例进行参考
fpga.rar_FPGA设计_fpga
浏览:20
基于FPGA的快速傅立叶变换硬件及软件设计!
FPGA.rar_fpga时钟_时钟设计
浏览:50
大型设计中FPGA的多时钟设计策略 VHDL 经典时钟设计
FPGA设计指导准则.rar_fpga
浏览:11
FPGA设计指导准则
FPGA 分频设计 fpga
浏览:143
4星 · 用户满意度95%
FPGA分频 FPGA分频 FPGA分频 FPGA分频 FPGA分频 FPGA分频 FPGA分频
pwm_FPGAverilog_pwm时钟_
浏览:100
使用系统时钟产生一定周期、一定占空比的pwm脉冲波,默认时钟为100MHz
03_pll_test_FPGAverilog_
浏览:191
fpga 时钟倍频 PLL 程序,控制IO口输出
verilog_code_FPGAverilog_fifo_verilog_
浏览:22
5星 · 资源好评率100%
在FPGA或者数字IC前端设计中,经常会使用异步FIFO设计实现多bit数据的跨时钟域,但是FIFO的难点应该改是在于怎样判断FIFO的空/满状态以保证数据的安全性。为了在项目中保证FIFO数据正确的读写,不让FIFO出现读空或者...
分频器的副本_FPGAverilog_
浏览:103
分频器是在FPGA设计中使用频率非常高的基本元件,自主设计的时钟分频只消耗不多的逻辑单元就可以达到对时钟的操作目的。本代码在fpga上实现分频的功能。
fpga的跨时钟域设计ppt版
浏览:139
5星 · 资源好评率100%
这篇PPT文档,从数字设计中因为跨时钟域而引起的亚稳态开始讲起,然后再讲到了怎样消除这种亚稳态,最基本的原理都有涉及,同步化主要说了3个方面的办法:同步器,保持寄存器和握手,以及异步FIFO的设计。
fpga_FPGAverilog_FPGA英文_verilog.zip
浏览:83
fpga_FPGAverilog_FPGA英文_verilog.zip
fpga_FPGAverilog_FPGA英文_verilog_源码.rar
浏览:129
fpga_FPGAverilog_FPGA英文_verilog_源码.rar
项目开发实验二_FPGA开发环境与基本设计流程_FPGAverilog_源码
浏览:6
可以通过本项目熟悉FPGA的开发过程,有文档资料。
4.4、数码管动态显示(时分秒)_FPGAverilog_数码管_
浏览:188
5星 · 资源好评率100%
数码管动态显示时分秒,四位数码管,循环动态显示时钟。
FPGA-verilog-digital-clock.zip_verilog_verilog FPGA_verilog数字时钟_
浏览:115
FPGAverilog数字时钟,基于quartal ii 下的数字时钟电路程序
FPGA实现多功能数字钟(Verilog).rar
浏览:112
5星 · 资源好评率100%
使用Verilog实现的多功能数字钟(时钟,闹钟(设置、闹钟音乐)、整点报时、秒表、数码管显示),包含所有的rtl主体代码,和testbench仿真代码。以及使用的fpga驱动beep演奏音乐的原理
EP2C8Q208 RTL8201CL Hub主控板Protel99S设计硬件原理图PCB+BOM+FPGA Verilog源码+设计文档说明.zip
浏览:94
5星 · 资源好评率100%
FPGA_P_AS H1102 HEADER 6 INDUCTOR JTAG LED LT1086MC PACDN006 PNP PNP Transistor RES2 RES3-VD RES4 S25FL SII163B SWPB-VD TFP410 TFP410 XTAL4-VD ZENER2 配套的cyclone2 FPGA Verilog源码文件(非工程...
RTL8208B-BCM5421S千兆网cyclone2 FPGA主控板protel99原理图PCB+BOM+FPGAVerilog源码+文档说明.zip
浏览:121
5星 · 资源好评率100%
RTL8208B_BCM5421S千兆网cyclone2 FPGA主控板protel99设计硬件原理图PCB+BOM+FPGA Verilog源码+文档说明,4层板设计,包括完整的原理图+PCB+生产BOM文件,CYCLONE2 FPGA设计逻辑源码文件 2、 设计概述 本板作为千兆机...
FPGA倍频设计 fpga开发.pdf
浏览:118
FPGA倍频设计 fpga开发.pdf
fpga四本书包括FPGA设计与验证,深入浅出fpga,手把手学fpga系列等
浏览:140
fpga四本书包括FPGA设计与验证,深入浅出fpga,手把手学fpga系列等,多本书籍阅读清晰,文章通达细致。
t3_fpga_FPGAverilog_FPGA采样_adc_
浏览:142
ADC8694四同道轮循读取,超高的的采样频率,硬件就没加保持器
FPGA.rar_EDA fpga 实验_FPGA设计_fpga 交通灯_fpga交通灯_交通灯 vhdl fpga
浏览:93
FPGA学习资料,包括EDA实验程序,以及一些小程序,如交通灯的设计
FPGA verilog代码_FPGAverilog_fpga数乘代码_Fpga代码网_fpga_Verilog秒表_
浏览:109
数电实验FPGA verilog代码,包括秒表、全加器、半加器等。
基于FPGA verilog设计按键消抖实验Quartus9.1工程源码+设计说明文件.zip
浏览:81
基于FPGA verilog设计按键消抖实验Quartus9.1工程源码+设计说明文件,可以做为你的学习设计参考。 //说明:当三个独立按键的某一个被按下后,相应的LED被点亮; // 再次按下后,LED熄灭,按键控制LED亮灭 module sw...
AltiumDesigner基于FPGA嵌入式系统设计_fpga_基于fpga_嵌入式_
浏览:155
AltiumDesigner基于FPGA嵌入式系统设计
fpga.rar_FPGA VHDL_FPGA设计案例_fpga_vhdl
浏览:191
5星 · 资源好评率100%
是一些很好的FPGA设计实例,对初学者很好,我就是学这个入门的
6.3_fpga电梯_FPGAverilog_elevator_FPGA电梯_电梯控制器_
浏览:148
5星 · 资源好评率100%
熟练使用Altera QuartusII 仿真软件。掌握verilog硬件描述语言进行硬件编程。掌握状态机的原理,结构和设计。理解FPGA技术的层次化设计方法。理解并掌握电梯控制器的原理。
6.3_fpga电梯_FPGAverilog_elevator_FPGA电梯_电梯控制器_源码.zip
浏览:10
5星 · 资源好评率100%
6.3_fpga电梯_FPGAverilog_elevator_FPGA电梯_电梯控制器_源码
收起资源包目录
FPGA时钟设计.zip
(1个子文件)
FPGA时钟设计.doc
25KB
共 1 条
1
评论
收藏
内容反馈
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
618特惠:¥9.90
19.90
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
周玉坤举重
粉丝: 63
资源:
4779
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
feeds_tab_manager_simpleTabListCache
Unity ScrollRect Item 定位
物联网2302邢亚坤202302050232心理笔记.doc
SAP 消息号C+811解决方案
map_tplan_3.1.0.18525.pak
peripheral.c
git忽略文件的配置文件
Koloro_v6.2.7.apk
tensorflow-2.8.1-cp310-cp310-win-amd64.whl
tensorflow-gpu-2.8.1-cp310-cp310-win-amd64.whl
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功