没有合适的资源?快使用搜索试试~ 我知道了~
资源推荐
资源详情
资源评论
Verilog 数字 VLSI 设计教程 Lab01 详细流程
Verilog 数字 VLSI 设计教程 Lab01 文件夹原来文件内容如下,现在稍微对其
进行改动
(1)处理 Extras.inc
Extras.inc
方式一:可在 Lab01 文件夹的上两级目录建立 VCS,并把 Extras.inc 放入
接着在 TestBech.v 添加 include,如下:
方式二:直接采用以下方式
(2)编写 Make!le
(3)编写 rtl.lst(其实就是原本文件的 Intro_Top.vcs)
剩余13页未读,继续阅读
资源评论
lezai160
- 粉丝: 1
- 资源: 5
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功