(完整版)VerilogHDL数字设计与综合(第二版)第七章课后习题答案.docx
版权申诉
27 浏览量
2022-06-20
00:26:01
上传
评论
收藏 547KB DOCX 举报
1． 声明一个名为 oscillate 的寄存器变量并将它初始化为 0。使其每 30 个时间单位进行一次取反
initial
begin
oscillate<=0
;
forever #30
oscillate<=~oscillate;
end
2． 设计一个周期为 40 个时间单位的时钟信号，其占空比为 25%。使用 always 和 initial 块进行
clock<=0;
always
3． 给定下面含有阻塞过程赋值语句的 initial 块。每条语句在什么仿真时刻开始执行？ a，b，c
4． 在第 3 题中，如果 initial 块中包括的是非阻塞过程赋值语句，那么各个问题的答案是什么？
答：
评论0