veriloghdl数字设计与综合答案.doc.pdf
版权申诉
182 浏览量
2023-03-04
19:57:17
上传
评论
收藏 501KB PDF 举报
veriloghdl 数字设计与综合答案.doc
veriloghdl 数字设计与综合答案
【篇一：verilog 习题选答】
txt> 答：fpga 中，由程序来转换为可烧录的二进制码。ic 设计中，
主要是由 design-compiler 来实现。
2．能否说模块相当于电路图中的功能模块，端口相当于功能模块
的
3．assign 声明语句,实例元件,always 块,这三类描述中哪一种直
接
与电路结构有关?
4．由连续赋值语句（assign ）赋值的变量能否是 reg 型的？
答：赋值运算分为连续赋值和过程赋值两种。
（1）连续赋值连续赋值语句只能对线网型变量进行赋值，而不能
对寄存器型变量进行
赋值，基本的语法结构为：assign #( 延时量) 线网型变量名= 赋
值
表达式; 一个线网型变量一旦被连续赋值语句赋值后，赋值语句右
端
赋值表达式的值将持续对赋值变量产生连续驱动，只要右端表达
式
任一操作数的值发生变化，就会立即触发对赋值变量的更新操作。
（2）过程赋值过程赋值主要用于两种结构化模块（ initial 和
always ）中的赋值语句。
在过程块中只能使用过程赋值语句，不能在过程块中出现连续赋
值
语句，同时过程赋值语句也只能用在过程赋值模块中。基本的语
法
结构为：被赋值变量赋值操作符赋值表达式，其中，赋值操作符
是
资源评论
G11176593
- 粉丝: 6685
- 资源: 3万+
最新资源
- 基于Javascript的React Native Helloword设计源码
- 基于Vue的药品管理后台设计源码
- 基于Javascript的涛涛帮忙医院测评设计源码
- 基于Java的Office文档转换为PDF服务设计源码
- 基于Java的Stanford cs143 Classroom Object Oriented Language解释器设计源码
- 基于CSS的电子产品网页设计源码
- 基于Kotlin的自定义ViewGroup试卷试题功能设计源码
- 基于Javascript的PDWebpack配置框架设计源码
- 基于Java的宠物相关设计源码
- 基于Objective-C的IOS端获取在线视频网页链接设计源码
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
