没有合适的资源?快使用搜索试试~
我知道了~
文库首页
前端
Actionscript
verilog选择器4选一
verilog选择器4选一
共3个文件
vcd:1个
c4to1:1个
v:1个
5星
· 超过95%的资源
需积分: 45
55 下载量
168 浏览量
2011-07-06
18:29:06
上传
评论
3
收藏
2KB
RAR
举报
温馨提示
立即下载
verilog选择器4选一,四路输入,一路输出,还有两位做选择,压缩包里有生成的vcd文件以及*.v的源代码。
资源推荐
资源详情
资源评论
计算机组成原理实验-使用Verilog完成 4 选 1 多路选择器的设计和实现源代码+实验报告
浏览:180
5星 · 资源好评率100%
使用 Verilog 完成 4 选 1 多路选择器的设计和实现,并使用 ModelSim 工具对设计进 行仿真和分析验证
八选一数据选择器_FPGAverilog_outerxw5_bare8rp_energy2ck_八选一_
浏览:6
5星 · 资源好评率100%
八选一数据选择器的Quartus II文本输入设计及其仿真波形,包括持续赋值和过程赋值两种方法。
2选1多路选择器的VerilogHDL设计.docx
浏览:140
5星 · 资源好评率100%
2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHD
verilog实现四选一片选功能
浏览:20
仪器设备:逻辑设计与FPGA实验仪一套 装有ISE的PC机一台
4-to-1-digital-selector.rar_verilog 4选1
浏览:147
4选1数字选择器的Verilog硬件语言实现,开发环境是ModelSim
Verilog VDL编写的四选一数据选择器报告
浏览:104
5星 · 资源好评率100%
Verilog VDL编写的四选一数据选择器报告,第一次使用Quartus 2,步骤详细,里面有附源代码。
3-8译码器,4选1多路选择器,Verilog HDL实验,华中科技大学
浏览:118
5星 · 资源好评率100%
3-8译码器,4选1多路选择器,Verilog HDL实验,华中科技大学
2-1多路选择器的Verilog HDL程序
浏览:7
2-1多路选择器的Verilog HDL程序
EDA实验报告 4选1数据选择器的实现
浏览:52
5星 · 资源好评率100%
4选1数据选择器的逻辑符号如图1所示,其功能见表1。由表1可知,数据选择器在控制输入信号s1和s2的控制下,使输入数据信号a,b,c,d中的一个被选中传送到输出。s1和s2有4种组合值,由此可用CASE语句和IF语句来实现其功能。
verilog数据选择器
浏览:39
在ISE平台上使用verilog编写的数据选择器源代码; 在ISE平台上使用verilog编写的数据选择器源代码;
2选1多路选择器的VerilogHDL设计.pdf
浏览:39
2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计...
三级16选1数据选择器verilog实现
浏览:183
16选1数据选择器(MUX)分为三级实现的verilog代码,三个文件,可以直接调试仿真。
2选1数据选择器_verilog_
浏览:9
用modelsim实现2选1数据选择器的功能
2选一数据选择器源代码(verilog HDL)
浏览:193
4星 · 用户满意度95%
2选一数据选择器源代码(verilog HDL)
4选1数据选择器
浏览:70
使用Labview实现4选1数据选择器,是一个简单的可供学习的labview实例
mux4_to_1.rar_4-to-1 mux_Verilog四选一
浏览:118
四选一选择器的Verilog HDL编程,在Quartus II中实现了四选一数据选择器的功能。
用于FPGA的Verilog语言选择器
浏览:50
用于FPGA的Verilog语言选择器 内涵引脚图
4选1数据选择器设计
浏览:70
5星 · 资源好评率100%
基于FPGA的数据选择器 适合VHDL初学者 内涵数据选择器详细内容
verilog -------二路选择器
浏览:173
FPGA基础 always@(*) if(in_s==0) out=in_a; else out=in_b;
VHDL 4选一选择器
浏览:42
VHDL语言,四选一选择器试验。 entity mux41a is port(a,b:in std_logic; s1,s2,s3,s4:in std_logic; y: out std_logic); end entity mux41a; architecture one of mux41a is signal ab:std_logic_vector(1 downto 0); be
四选一多路选择器vhdl程序代码
浏览:97
四选一多路选择器vhdl程序代码,利用max+plus软件进行仿真,课堂上的代码,亲测成功。
四选一 多路选择器 VHDL程序
浏览:112
这个程序实现了用VHDL完成多选一的效果 由此程序可以改十路以上的
八选一数据选择器报告
浏览:120
3星 · 编辑精心推荐
八选一数据选择器报告包括了Verilog HDL 代码,输出值,输出波形,心得体会等。
quartus18.0编译仿真的四选一数据选择器
浏览:45
利用quartus18.0软件编译仿真的四选一数据选择器,含测试文件,供学习电子设计自动化(eda)的新人参考
project_2MUX1_vivado四选一选择器仿真_vivado二选一_vivado仿真_vivado四选一_使用Veri
浏览:78
5星 · 资源好评率100%
vivado四选一选择器仿真,使用Verilog
verilog课内实验程序
浏览:70
1、使用bufif0和bufif1设计一个二选一多路选择器; 2、在设计完成后,写出激励模块对其进行仿真 。 1、编辑一个数据比较器,实现比较两个数大小的功能; 2、在设计完成后,写出激励模块对其进行仿真 。 1、 用...
四选一的选择器实现分配功能
浏览:10
它是用VHDL 语言来编写的。与MAX-PULLS 结合!
四选一数据选择器和基本触发器的设计
浏览:83
5星 · 资源好评率100%
组成原理 课程设计报告 四选一数据选择器和基本触发器的设计
收起资源包目录
4选1选择器.rar
(3个子文件)
4选1选择器
c4to1.v
1KB
c4to1.vcd
559B
c4to1
3KB
共 3 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
wil070809
2014-07-02
非常完整的资料
SYSU-橙子
2014-12-05
还不错,看了感觉有点弱!
ccitzzp
2015-07-21
谢谢啦,带我入门了
abcdefg32111
2013-11-28
非常完整的资料
dance_zzy
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
通过yarn建立vue程序,以及插件的添加
智能家居使用场景识别挑战赛【机器学习课程设计报告】
基于matlab GUI的图像处理项目源码.7z
网络爬虫实现爬取网页资源
一个简单的个人资金账户管理程序
160501_20161201064907.zip
一个简洁的Python实现,使用了字典来存储图的信息,并构建了一个函数 dijkstra 来找到源点到所有其他节点的最短路径
STM32输出PWM电压值
apache-doris-build-env-for-2.0.d
使用Python编写一个分段函数,并将代码保存在一个文件中
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功