下载 >  开发技术 >  硬件开发 > verilog 全加减器 选择器 代码

verilog 全加减器 选择器 代码 评分:

verilog 全加减器 选择器 代码 通过编译···
2013-04-19 上传大小:2.16MB
分享
收藏 举报

评论 共1条

a1024710602 下载编译了 ,感觉思路很清晰,结构很好
2013-10-15
回复
Verilog 加法器和减法器(2)
Verilog学习笔记1
1位减器设计

一个一位全减器的VHDL设计的程序代码 在eda设计的

立即下载
Verilog 加法器和减法器(1)
基于Verilog结构化建模的16位的减器

代码是基于Verilog结构化建模的16位的全减器; 设计参考本人上传资源中16位全加器设计,16位全减器由4个4位的全减器构成;4位全减器由4个1位的全减器构成;1位全减器由2个半减器和1个异或门构成。

立即下载
【VHDL】半减器和全减器的设计
数字逻辑电路—全减器的实现
加减器
Verilog 加法器和减法器(4)
一位二进制加/减器设计

library ieee; use ieee.std_logic_1164.all; entity addt is port (ain,bin,cin :in std_logic; cout,sum :out std_logic); end entity addt; architecture fd1 of addt is component h_adder port(a,b: in std_logic; co,so:out std_logic); end component; component or2a port(a,b:in std_logic;

立即下载
运放加减法器
基于减法操作除法器的算法---Verilog实现
verilog 实现加法器
用多种方案设计1位全减器电路
FPGA进行减法运算
verilog 编写的32位加减法器

用Verilog编写的32位加减法器,有nclaunch 仿真功能图,有design_vision 的门级仿真结果,代码提供了两种基础加法器架构:逐位进位加法器和超前进位加法器,值得学习。

立即下载
IC学习笔记(一)——Verilog加减法及四舍五入
二、基于verilog的由半加器构成的16位全加器设计
【 Verilog HDL 】HDL的三种描述方式
EDA减器程序设计代码实验报告

eda全减器的程序设计代码,内有实验截图,模拟结果,是一份简短精悍的实验报告。

立即下载

热点文章

下载码下载
做任务获取下载码
取消 提交下载码
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

verilog 全加减器 选择器 代码

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: