没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
软件测试
2选一数据选择器源代码（verilog HDL）
2选一数据选择器源代码（verilog HDL）
4星
· 超过85%的资源
需积分: 49
77 下载量
188 浏览量
2013-05-19
15:01:12
上传
评论
3
收藏
169B
V
举报
温馨提示
立即下载
2选一数据选择器源代码（verilog HDL）
资源推荐
资源评论
2选1多路选择器的VerilogHDL设计.docx
浏览：172
5星 · 资源好评率100%
2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHDL设计.docx2选1多路选择器的VerilogHD
project_2MUX1_vivado四选一选择器仿真_vivado二选一_vivado仿真_vivado四选一_使用Veri
浏览：20
5星 · 资源好评率100%
vivado四选一选择器仿真，使用Verilog
Verilog HDL源代码
浏览：51
5星 · 资源好评率100%
Verilog HDL初级应用 和 学习参考的源代码 ，给予cpld MAXII 的代码，供参考。
verilogHDL源代码
浏览：22
verilogHDL源代码，FPGA,硬件开发，verilogHDL源代码，FPGA,硬件开发
2选1数据选择器_verilog_
浏览：40
用modelsim实现2选1数据选择器的功能
verilog -------二路选择器
浏览：140
FPGA基础 always@(*) if(in_s==0) out=in_a; else out=in_b;
EDA实验报告 4选1数据选择器的实现
浏览：24
5星 · 资源好评率100%
4选1数据选择器的逻辑符号如图1所示，其功能见表1。由表1可知，数据选择器在控制输入信号s1和s2的控制下，使输入数据信号a，b，c，d中的一个被选中传送到输出。s1和s2有4种组合值，由此可用CASE语句和IF语句来实现其功能。
EDA二选一数据选择器
浏览：51
EDA二选一数据选择器，vhdl语言编写，用于eda课程设计，可以下载到可编程逻辑器件上进行操作
verilog数据选择器
浏览：182
在ISE平台上使用verilog编写的数据选择器源代码； 在ISE平台上使用verilog编写的数据选择器源代码；
Verilog VDL编写的四选一数据选择器报告
浏览：72
5星 · 资源好评率100%
Verilog VDL编写的四选一数据选择器报告，第一次使用Quartus 2，步骤详细，里面有附源代码。
Verilog HDL数据选择器工程文件
浏览：115
Verilog HDL数据选择器工程文件
这里是数字手表使用 verilog HDL 的源代码 xilinx 软件可以用于 silulation
浏览：55
这里是数字手表使用 verilog HDL 的源代码。xilinx 软件可以用于 silulation。 它用于计数器手表在分钟、 秒和小时计数!!.zip
fpga 8位乘法器 verilog HDL 源代码
浏览：93
fpga 8位乘法器 verilog HDL 源代码；带有tstbench文件
fpga视频数据采集的源代码 verilog
浏览：74
利用fpga采集视频图像，通过saa7113采集 回放通过saa7120
4位定点除法器EDA verilog HDL 源代码
浏览：128
4星 · 用户满意度95%
4位定点除法器，32位的写法也一样，希望verilog HDL 高手指点，初学者参考吧
des算法代码Verilog HDL.rar
浏览：75
des算法代码Verilog HDL
2选1多路选择器的VerilogHDL设计.pdf
浏览：3
2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf2选1多路选择器的VerilogHDL设计.pdf
xilinx ISE 源代码verilogHDL源代码
浏览：2
4星 · 用户满意度95%
verilogHDL源代码，FPGA,硬件开发，xilinx ISE 源代码，verilogHDL源代码，FPGA,硬件开发，xilinx ISE 源代码
流水线加法器的Verilog HDL 源代码
浏览：46
4星 · 用户满意度95%
流水线加法器的Verilog HDL 源代码
2-1多路选择器的Verilog HDL程序
浏览：68
2-1多路选择器的Verilog HDL程序
二选一数据选择器 VHDL
浏览：110
EDA实验工程代码，自己做实验时保留下来的代码文件，简单的工程。
EDA实验箱实现2选1选择器.
浏览：47
EDA实验箱实现2选1选择器功能。代码产生vhd文件，编译后制作bdf块文件，最终编译产生sof文件，将它烧写到试验箱中，就可以实现试验箱的功能，此处是2选选择器的功能。
EDA十六选一选择器 层次化设计 程序
浏览：123
Quartus2原理程序，实体图，仿真波形，需要依靠Quartus2软件打开的程序文件。
三级16选1数据选择器verilog实现
浏览：42
16选1数据选择器（MUX）分为三级实现的verilog代码，三个文件，可以直接调试仿真。
四选一多路选择器vhdl程序代码
浏览：114
四选一多路选择器vhdl程序代码,利用max+plus软件进行仿真，课堂上的代码，亲测成功。
4选1数据选择器扩展为8选一数据选择器
浏览：44
基于Multisim14制作的4选1数据选择器扩展为8选一数据选择器仿真图
8选一数据选择器74HC151
浏览：158
5星 · 资源好评率100%
对芯片的管脚 原理以及应用有着详细的论述
verilog选择器4选一
浏览：47
5星 · 资源好评率100%
verilog选择器4选一，四路输入，一路输出，还有两位做选择，压缩包里有生成的vcd文件以及*.v的源代码。
4选一_out_4选一数据选择器_
浏览：53
5星 · 资源好评率100%
VHDL实现4选1数据选择器entity mux41a is port(ab:in std_logic; s1s2s3s4:in std_logic; y: out std_logic);end entity mux41a;
9.十六选一数据选择器.ms12
浏览：67
9.十六选一数据选择器.ms12
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
streamer52021
2014-05-04
还行，比较有参考价值
备份
粉丝: 0
资源:
5
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
OFDM 的鲁棒频率和定时同步论文
Unity中的ConsolePro插件
camera view 1.0.0.unitypackage
压力测试撒大撒大撒大撒
图像视频的车牌检测系统
Matlab Traffic ToolBox
包含全桥变压器计算过程
DB2数据库单机部署安装
Suno AI 音乐下载工具
QT实现的证券盘口信息界面
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
4星 · 超过85%的资源 需积分: 49 77 下载量 188 浏览量
2013-05-19
15:01:12
上传
评论 3
收藏 169B V 举报 
