cyclone2

本专辑为您列举一些cyclone2方面的下载的内容,cyclone2等资源。把最新最全的cyclone2推荐给您,让您轻松找到相关应用信息,并提供cyclone2下载等功能。本站致力于为用户提供更好的下载体验，如未能找到cyclone2相关内容，可进行网站注册，如有最新cyclone2相关资源信息会推送给您。

阅读全文

cyclone2

: cyclone2 使用心得.pdf CYCLONEⅡ系列FPGA器件由美国Altera公司出品，属于中端产品。采用了90nm的工艺，增加了片内逻辑单元数。为了方便说明，在此仅选用EP2C5进行分析讲解。
评级：0 浏览量：166 收藏量：0 资源大小：283KB 上传时间：2019-05-30

: 基于cyclone2 FPGA（Vhdl+Verilog语言）毕业设计资料quartus工程源码合集+文档说明（25份）.zip 基于cyclone2 FPGA（Vhdl+Verilog语言）毕业设计资料quartus工程源码合集+文档说明（25份）：基于FPGA与DS18B20温度传感器的通信实现基于FPGA的64位8级流水线加法器基于FPGA的DDS任意波形输出基于FPGA的fir...
评级：5 浏览量：998 收藏量：20 资源大小：254.68MB 上传时间：2021-11-26

: RTC实时时钟DS1302Z读写实验例程 cyclone2 FPGA实验Verilog源码Quartus9.0工程 RTC实时时钟[DS1302Z]读写实验例程 cyclone2 FPGA实验Verilog源码Quartus9.0工程文件 DS1302_APP I_DS1302_APP ( .RST_B (RST_B ), .SYSCLK (SYSCLK ), .RTC_RST (RTC_RST ), .RTC_CLK (RTC_CLK ), .RTC_...
评级：5 浏览量：282 收藏量：0 资源大小：1.72MB 上传时间：2023-04-19

: Cyclone2 FPGA读写 ADC_TLC549实验Verilog逻辑源码Quartus工程文件.zip Cyclone2 FPGA读写 ADC_TLC549实验Verilog逻辑源码Quartus工程文件, module AD_TLC549 ( //input input sys_clk , //system clock; input sys_rst_n , //system reset, low is active; input AD_IO_DATA , //...
评级：5 浏览量：174 收藏量：0 资源大小：1.53MB 上传时间：2021-09-02

: 黑金cyclone2 fpga开发板 EP2C8Q208C开发板protel 99se原理图+PCB文件，包括核心板和扩展底板板2个.rar 黑金cyclone2 fpga开发板 EP2C8Q208C开发protel 99se原理图+PCB文件，包括核心板和扩展底板板2个。包括完整的原理图PCB文件,核心板大小为80x80mm,2层板，开发底板160x118mm,2层板，可用Protel或 Altium Designer(AD)...
评级：5 浏览量：622 收藏量：3 资源大小：119KB 上传时间：2021-02-23

: cyclone2.zip cyclone-13.1.0.162，Quartus对应的device
评级：0 浏览量：271 收藏量：1 资源大小：548.13MB 上传时间：2022-01-16

: Cyclone_II.rar_Cyclone II_altera cyclone 2_altera cyclone ii_cyc Altera cycloneii 系列芯片资料，开发该系列FPGA器件需要了解其内部硬件资源
评级：0 浏览量：101 收藏量：0 资源大小：639KB 上传时间：2022-09-23

: 按键+数码管显示4路抢答器cyclone2 FPGA实验Verilog源码Quartus9.0工程文件.rar 按键+数码管显示4路抢答器cyclone2 FPGA实验Verilog源码Quartus9.0工程文件，上电后蜂鸣器响一声后开始倒计时：按 SW3 / SW4 / SW5 开始抢答，抢答后数码管显示抢答结果，倒计时停止。在40秒内若无任何键按下，蜂鸣...
评级：5 浏览量：187 收藏量：1 资源大小：909KB 上传时间：2023-04-18

: ALTERA CYCLONE2 特殊引脚定义 ALTERA CYCLONE2 特殊引脚定义，详细介绍了除用户IO之外的所有引脚的定义，具体描述了其相关功能！~
评级：4 浏览量：98 收藏量：0 资源大小：37KB 上传时间：2013-01-15

: Cyclone IV DDR2引脚分配.docx Cyclone IV DDR2引脚分配，详细介绍Cyclone IV中DDR2的专用引脚的分配，以及X8,X16,X32模式的含义，举例说明DDR2专用引脚分配流程
评级：0 浏览量：442 收藏量：0 资源大小：2.42MB 上传时间：2020-05-18

: Cyclone2 MP3实现的例子 Cyclone2 MP3实现的例子
评级：4 浏览量：35 收藏量：0 资源大小：466KB 上传时间：2013-09-07

: cyclone2 datasheet altera公司cyclone2 的datasheet，很详细
评级：5 浏览量：103 收藏量：0 资源大小：2.22MB 上传时间：2008-11-01

: 基于cyclone2 (EP2C8Q)设计的 quartus 9.0工程文件.rar 基于cyclone2 (EP2C8Q)设计的D、T触发器Verilog源码 quartus 9.0工程文件 module FLIP_FLOP ( //Input ports. SYSCLK, RST_B, DFF_DI, TFF_DI, //Output ports. DFF_DO, TFF_DO ); //==================...
评级：0 浏览量：21 收藏量：0 资源大小：237KB 上传时间：2023-05-10

: 按键计数并显示在数码管上cyclone2 FPGA实验Verilog源码Quartus9.0工程文件.rar 按键计数并显示在数码管上cyclone2 FPGA实验Verilog源码Quartus9.0工程文件： module LED_CTL ( //Input ports. SYSCLK, RST_B, SCAN_COEF, DATA_0, DATA_1, DATA_2, DATA_3, //Output ports. LED_...
评级：0 浏览量：64 收藏量：1 资源大小：506KB 上传时间：2023-04-19

: 基于cyclone2 (EP2C8Q)设计接收标准键盘按键输入后在数码管上显示Verilog源码 quartus 9.0工程基于cyclone2 (EP2C8Q)设计接收标准键盘按键输入后在数码管上显示Verilog源码 quartus 9.0工程文件 module PS2_KEYBOARD ( //Global ports. SYSCLK, RST_B, //PS2 ports. PS2_CLK, PS2_DATA, //SEQ data. ...
评级：0 浏览量：39 收藏量：0 资源大小：615KB 上传时间：2023-05-10

: Cyclone 2 几种不同的FPGA区别 Cyclone 2 几种不同的FPGA区别区别与联系
评级：4 浏览量：194 收藏量：0 资源大小：168KB 上传时间：2009-11-07

: 基于CYCLONE2 (EP2C8Q) FPGA 设计PLL锁相环设置时钟Verilog源码Quartus工程文件.zip 基于CYCLONE2 (EP2C8Q) FPGA 设计锁相环设置时钟Verilog源码Quartus工程文件 module PLL_TEST ( //Input ports. SYSCLK_IN, RST_B, //Output ports. LED_DATA ); //===================================...
评级：0 浏览量：9 收藏量：0 资源大小：408KB 上传时间：2024-04-25

: 基于cyclone2 FPGA设计DA5791芯片测试例程verilog源码quartus11.0工程文件.rar 基于cyclone2 FPGA设计DA5791芯片测试例程verilog源码quartus11.0工程文件： module top(en,clk,reset,data,sync,da_clk,DIN,done); input en; input clk; input reset; input [31:0]data; output sync; output da_...
评级：5 浏览量：47 收藏量：0 资源大小：679KB 上传时间：2023-05-26

: Cyclone2 FPGA读写DAC_TLC5620实验Verilog逻辑源码Quartus工程文件.zip Cyclone2 FPGA读写DAC_TLC5620实验Verilog逻辑源码Quartus工程文件 module DA_TLC5620 ( //input input sys_clk , //system clock; input sys_rst_n , //system reset, low is active; //output output reg DA...
评级：5 浏览量：163 收藏量：0 资源大小：1.48MB 上传时间：2021-09-02

: cyclone2 (EP2C8Q)FPGA设计标准键盘按键输入通过串口打印到PC显示的Verilog源码Quartus9.0工程 cyclone2 (EP2C8Q)FPGA设计标准键盘按键输入通过串口打印到PC显示的Verilog源码Quartus9.0工程： module PS2_CTL ( //Global ports. SYSCLK, RST_B, //PS2 ports. PS2_CLK, PS2_DATA, DATA_REC, DATA_NEW...
评级：0 浏览量：43 收藏量：0 资源大小：1.33MB 上传时间：2023-05-10

: 8051单片机内核IP源码cyclone2 fpga quartu工程文件+文档说明.zip 8051单片机内核IP源码cyclone2 fpga quartu工程文件+文档说明, 可以做为你的FPGA设计学习参考。该部分的8051内核的顶层信号引脚在8051内核的顶层便可查看到各个引脚模块的定义。引脚的定义和普通的 8051 单片机...
评级：5 浏览量：183 收藏量：0 资源大小：30.38MB 上传时间：2021-08-20

: 基于FPGA EP2C8Q208 CYCLONE2最小系统核心板硬件(原理图+PCB)工程文件.zip 基于FPGA EP2C8Q208 CYCLONE2最小系统核心板硬件(原理图+PCB)工程文件.，AD09设计的硬件工程文件，仅供学习及设计参考。
评级：0 浏览量：13 收藏量：0 资源大小：476KB 上传时间：2024-03-08

: 基于cyclone2 (EP2C8Q)设计的8位输入3位输出编码器Verilog源码 quartus 9.0工程文件.rar 基于cyclone2 (EP2C8Q)设计的8位输入3位输出编码器Verilog源码 quartus 9.0工程 module ENCODE_8_3_tb; reg [7:0] DATA; wire [2:0] CODE; //Instance DUT. ENCODE_8_3 I_ENCODE_8_3 ( .DATA (DATA), .CODE ...
评级：0 浏览量：63 收藏量：0 资源大小：247KB 上传时间：2023-05-10

: Cyclone2 FPGA读写FLASH SST39VF1601 实验Verilog逻辑源码Quartus工程文件.zip Cyclone2 FPGA读写FLASH SST39VF1601 实验Verilog逻辑源码Quartus工程文件 module FLASH_TEST ( //input input sys_clk , //system clock; input sys_rst_n , //system reset, low is active; //output inout ...
评级：5 浏览量：163 收藏量：0 资源大小：2.04MB 上传时间：2021-09-02

: 基于cyclone2 fpga任意波形发生器VHDL设计QUARTUS工程文件+文档说明.zip 基于cyclone2 fpga的任意波形发生器VHDL设计QUARTUS工程文件+文档说明： library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; entity DDS_top is port ...
评级：5 浏览量：252 收藏量：0 资源大小：13.48MB 上传时间：2021-11-24

: cyclone2 FPGA开发板EP2C8Q208-硬件设计PDF原理图.pdf cyclone2 FPGA开发板EP2C8Q208_硬件设计PDF原理图，可供学习设计参考。
评级：0 浏览量：54 收藏量：0 资源大小：65KB 上传时间：2023-04-19

: Cyclone 2 VGA 显示256种颜色利用cyclone2开发板做的VGA显示256种颜色。
评级：0 浏览量：117 收藏量：0 资源大小：421KB 上传时间：2014-12-07

: 基于 CYCLONE2 FPGA的fir滤波器设计quartus9.0工程源码+设计说明文档资料.zip 基于 CYCLONE2 FPGA的fir滤波器设计quartus9.0工程源码+设计说明文档资料, module fir( clk, reset_n, data_in, fir_data ); input clk; input reset_n; output [9:0]data_in; wire clk; wire reset_n; output...
评级：5 浏览量：67 收藏量：0 资源大小：7.68MB 上传时间：2021-11-24

: Cyclone2 FPGA读写SRAM IS61LV25616 实验Verilog逻辑源码Quartus工程文件.zip Cyclone2 FPGA读写SRAM IS61LV25616 实验Verilog逻辑源码Quartus工程文件 module SRAM_TEST ( //input input sys_clk , //system clock; input sys_rst_n , //system reset, low is active; //output inout [15...
评级：5 浏览量：260 收藏量：1 资源大小：1.53MB 上传时间：2021-09-02

: 基于EP2C5T144芯片设计CYCLONE2 FPGA RJ45百兆网口控制板硬件（原理图+PCB）工程文件.zip 基于EP2C5T144芯片设计CYCLONE2 FPGA RJ45百兆网口控制板硬件（原理图+PCB）工程文件，AD09设计的硬件工程文件，仅供学习及设计参考。
评级：0 浏览量：12 收藏量：0 资源大小：211KB 上传时间：2024-03-15

: LCD1602屏显示实验cyclone2 FPGA实验Verilog源码Quartus9.0工程文件.rar LCD1602屏显示实验cyclone2 FPGA实验Verilog源码Quartus9.0工程文件： module LCD1602 ( //Input ports. SYSCLK, RST_B, //Output ports. LCD_EN, LCD_RS, LCD_WR, LCD_DATA ); //====================...
评级：0 浏览量：62 收藏量：0 资源大小：731KB 上传时间：2023-04-19

: cyclone2 FPGA（EP2C8）读写i2c -eeprom AT24C02实验quartus9.1工程Verilog源码 cyclone2 FPGA（EP2C8）读写i2c接口-eeprom（AT24C02）实验quartus9.1工程Verilog源码文件。 /* I2C总线是一种非常常用的串行总线，它操作简便，占用接口少。本程序介绍操作一个I2C总线接口的EEPROM AT24C02 的方法...
评级：5 浏览量：179 收藏量：2 资源大小：694KB 上传时间：2022-03-15

: VGA接口显示一个汉字 cyclone2 FPGA实验Verilog源码Quartus9.0工程文件.rar VGA接口显示一个汉字 cyclone2 FPGA实验Verilog源码Quartus9.0工程文件： module VGA_CTL ( //Input ports. SYSCLK, RST_B, KEY_B, //Output ports. RED, GREEN, BLUE, VSYNC, HSYNC ); //===========...
评级：0 浏览量：53 收藏量：0 资源大小：2.03MB 上传时间：2023-04-19

: DATLC5615输出正弦波，频率1KHz cyclone2 FPGA实验Verilog源码Quartus9.0工程 DA[TLC5615]输出正弦波，频率1KHz cyclone2 FPGA实验Verilog源码Quartus9.0工程文件， module DAC_5615_CTL ( //Global ports. SYSCLK, RST_B, //TLC5615 ports. DAC_CLK, DAC_DIN, DAC_CS, //Maseter ...
评级：5 浏览量：69 收藏量：0 资源大小：2.84MB 上传时间：2023-04-18

: 基于cyclone2 FPGA的出租车计费系统VHDL设计quartus工程文件+文档说明.zip 基于cyclone2 FPGA的出租车计费系统VHDL设计quartus工程文件+文档说明： library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; entity control is port( ...
评级：5 浏览量：174 收藏量：2 资源大小：13.32MB 上传时间：2021-11-24

: cyclone2 FPGA（EP2C8）设计2个按键控制PWM输出控制LED实验quartus9.1工程Verilog源码文件 cyclone2 FPGA（EP2C8）设计2个按键控制PWM输出控制LED实验quartus9.1工程Verilog源码文件 module pwm_out(clk,key,led); input clk; input [1:0]key; output led; reg [32:0] count; reg [9:0] pwm_count; reg ...
评级：5 浏览量：130 收藏量：0 资源大小：332KB 上传时间：2022-03-15

: FPGA课设毕设资料cyclone2 FPGA任意波形发生器数字秒表出租车计费交通信号灯等quartus工程源码+设计文档... FPGA课设毕设资料-cyclone2 FPGA任意波形发生器数字秒表出租车计费交通信号灯等quartus工程源码+设计文档合集（25份）：基于FPGA的64位8级流水线加法器基于FPGA的DDS任意波形输出基于FPGA的fir滤波器设计基于...
评级：0 浏览量：13 收藏量：0 资源大小：254.58MB 上传时间：2024-05-07

: cyclone2 (EP2C8) FPGA设计接收标准键盘输入全键码显示在数码管上Verilog源码 quartus 9.0工程基于cyclone2 (EP2C8Q) FPGA设计接收标准键盘输入全键码显示在数码管上Verilog源码 quartus 9.0工程文件 `define UD #1 module PS2_CTL ( SYSCLK, RST_B, PS2_DAT, PS2_CLK, TUBE_SEL, TUBE_...
评级：0 浏览量：31 收藏量：0 资源大小：3.46MB 上传时间：2023-05-10

: 基于cyclone2 (EP2C8Q)设计的常见普通移位寄存器Verilog源码 quartus 9.0工程文件.rar 基于cyclone2 (EP2C8Q)设计的常见普通移位寄存器Verilog源码 quartus 9.0工程文件 module SHIFT_REG ( //Input ports. SYSCLK, RST_B, DATA_EN, DATA_IN ); //============================================...
评级：0 浏览量：63 收藏量：0 资源大小：202KB 上传时间：2023-05-10

: 基于cyclone2 (EP2C8Q)设计的线性反馈移位寄存器Verilog源码 quartus 9.0工程文件.rar 基于cyclone2 (EP2C8Q)设计的线性反馈移位寄存器Verilog源码 quartus 9.0工程文件 module LFSR ( //Input ports. SYSCLK, RST_B, //Output ports. DO ); //============================================...
评级：0 浏览量：81 收藏量：1 资源大小：240KB 上传时间：2023-05-10

: 基于CYCLONE2 FPGA设计的频率计+串口通信实验quartus9.0工程源码+文档说明资料.rar 基于CYCLONE2 FPGA设计的频率计+串口通信实验quartus9.0工程源码+文档说明资料， /******************************************************************************* ** 文件名称：uart.v ** 功能描述：串口通信__...
评级：5 浏览量：115 收藏量：1 资源大小：4.89MB 上传时间：2021-11-25

: FPGA读取DS18B20数据温度后显示在数码管cyclone2 FPGA实验Verilog源码Quartus9.0工程 FPGA读取DS18B20数据温度后显示在数码管cyclone2 FPGA实验Verilog源码Quartus9.0工程文件 module DS18B20_CTL ( //Global input ports. SYSCLK, RST_B, //TEMP ports. TEMP_IO, //Output ports. TEMP_D1...
评级：0 浏览量：107 收藏量：0 资源大小：846KB 上传时间：2023-04-19

: TLC549采集模拟电压输入动态显示在数码管的 cyclone2 FPGA实验Verilog源码Quartus9.0工程 AD[TLC549] 采集模拟电压输入动态显示在数码管的 cyclone2 FPGA实验Verilog源码Quartus9.0工程文件， module ADC_2_SEQ ( //Input ports. SYSCLK, RST_B, //ADC ports. ADC_CS, ADC_CLK, ADC_DAT, //...
评级：0 浏览量：80 收藏量：0 资源大小：598KB 上传时间：2023-04-18

: UART串口波特率115200与PC通信 cyclone2 FPGA实验Verilog源码Quartus9.0工程文件.rar UART串口波特率115200与PC通信 cyclone2 FPGA实验Verilog源码Quartus9.0工程文件: module UART ( //Input ports SYSCLK, RST_B, UART_RX, //Output ports UART_TX, LED_DATA, LED_SEL ); //==========...
评级：5 浏览量：84 收藏量：0 资源大小：2.68MB 上传时间：2023-04-19

: DA实验TLC5615输出三角波，频率50KHz cyclone2 FPGA实验Verilog源码Quartus9.0工程 DA实验[TLC5615]输出三角波，频率50KHz cyclone2 FPGA实验Verilog源码Quartus9.0工程文件 module DAC_5615_CTL ( //Global ports. SYSCLK, RST_B, //TLC5615 ports. DAC_CLK, DAC_DIN, DAC_CS, //Maseter...
评级：0 浏览量：64 收藏量：0 资源大小：2.83MB 上传时间：2023-04-18

: 蜂鸣器实现不同频率播放音乐例程cyclone2 FPGA实验Verilog源码Quartus9.0工程文件.rar 蜂鸣器实现不同频率播放音乐例程cyclone2 FPGA实验Verilog源码Quartus9.0工程文件： module PWM_MUSIC ( //Global ports. SYSCLK, RST_B, //PWM output. PWM_MUSIC ); //=================================...
评级：5 浏览量：369 收藏量：0 资源大小：645KB 上传时间：2023-04-19

: 基于cyclone2 (EP2C8Q)设计的摸4、8、16计数器 Verilog源码 quartus 9.0工程文件.rar 基于cyclone2 (EP2C8Q)设计的摸4、8、16计数器 Verilog源码 quartus 9.0工程文件 module COUNT_tb; reg SYSCLK; reg RST_B; reg DI_M4_EN; reg DI_M8_EN; reg DI_M16_EN; reg DI_M4; reg DI_M8; reg DI_M16...
评级：0 浏览量：54 收藏量：0 资源大小：272KB 上传时间：2023-05-10

: 基于cyclone2 (EP2C8Q)设计的8位输入3位输出高位优先 Verilog源码 quartus 9.0工程文件基于cyclone2 (EP2C8Q)设计的8位输入3位输出高位优先 Verilog源码 quartus 9.0工程文件 module ENCODE_8_3 ( //Input ports. DATA, //Output ports. CODE ); //==========================================...
评级：0 浏览量：34 收藏量：0 资源大小：241KB 上传时间：2023-05-10

: 基于cyclone2 (EP2C8Q)设计的有限状态机（Mealy型序列检测器）Verilog源码 quartus 9.0工程基于cyclone2 (EP2C8Q)设计的有限状态机（Mealy型序列检测器）Verilog源码 quartus 9.0工程 module SEQ_REC_MEALY ( //Input ports. SYSCLK, RST_B, DI, DI_EN, //Output ports. DO ); //==============...
评级：0 浏览量：114 收藏量：0 资源大小：247KB 上传时间：2023-05-10

: Cyclone Version 9.51 Cyclone Version 9.51
评级：0 浏览量：6 收藏量：0 资源大小：142.8MB 上传时间：2024-04-27

资源推荐

相关资源标签

cyclone2 datasheet Cyclone FPGA ALTERA 特殊引脚定义 cyclone VHDL DDR2 fpga开发板 protel99se原理图PCB 8051单片机内核IP源码 8051fpga设计 IP源码8051CORE 单片机内核IP Cyclone2FPGA FPGA读写SRAM IS61LV25616 Verilog逻辑源码Quart Quartus工程 FPGA读写FLASH SST39VF1601 Verilog逻辑源码 FPGA读写DAC TLC5620实验 FPGA读写ADC LC549实验 fir滤波器设计 CYCLONE2FPGA cyclone2fpga fpga任意波形发生器 VHDL设计QUARTUS工程波形发生器VHDL设计 FPGA源码 QuartusII fpga开发 cyclone_ii VERILOG源码 ADC VERILOG 编程语言 TLC5615 三角波发生器正弦波设计 LCD1602驱动实时音视频 RTC实时时钟 EP2C8Q208 网络 quartus工程 Verilog源码 quartus verilog 线性反馈移位寄存器 FPGA设计有限状态机 verilog源码原理图PCB CYCLONE开发板 RJ45接口封装 QUARTUS工程源码