Verilog逻辑源码Quart

本专辑为您列举一些Verilog逻辑源码Quart方面的下载的内容,Verilog逻辑源码Quart等资源。把最新最全的Verilog逻辑源码Quart推荐给您,让您轻松找到相关应用信息,并提供Verilog逻辑源码Quart下载等功能。本站致力于为用户提供更好的下载体验，如未能找到Verilog逻辑源码Quart相关内容，可进行网站注册，如有最新Verilog逻辑源码Quart相关资源信息会推送给您。

阅读全文

Verilog逻辑源码Quart

: FPGA读写SDRAM page fifo实验完整Verilog逻辑源码Quartus工程文件.zip FPGA读写SDRAM page fifo实验完整Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module sdram_read_write( clk, reset_n, state_...
评级：5 浏览量：323 收藏量：0 资源大小：7.6MB 上传时间：2021-08-25

: FPGA读取AD芯片AD9238数据并通过VGA波形显示例程Verilog逻辑源码Quartus工程文件+文档说明.zip FPGA读取AD芯片AD9238数据并波形显示例程Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module top( input clk, input rst_n, output ad9238_clk_ch0,...
评级：5 浏览量：805 收藏量：3 资源大小：4.91MB 上传时间：2021-04-13

: 同步4位可逆计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件.zip 同步4位可逆计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module cnt_kn(clk,clr,s,en,updn,d,co,q); ...
评级：5 浏览量：582 收藏量：1 资源大小：137KB 上传时间：2021-08-23

: FPGA片内RAM读写测试Verilog逻辑源码Quartus工程文件+文档说明.zip FPGA片内RAM读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 RAM 以及程序对该 RAM 的数据读写操作，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 `timescale 1ns / 1ps ///////...
评级：5 浏览量：233 收藏量：1 资源大小：6.74MB 上传时间：2021-04-13

: FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明.zip FPGA片内FIFO读写测试Verilog逻辑源码Quartus工程文件+文档说明，使用 FPGA 内部的 FIFO 以及程序对该 FIFO 的数据读写操作。FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 timescale 1ns / 1ps /////...
评级：5 浏览量：305 收藏量：0 资源大小：7.18MB 上传时间：2021-04-13

: Cyclone2 FPGA读写SRAM IS61LV25616 实验Verilog逻辑源码Quartus工程文件.zip Cyclone2 FPGA读写SRAM IS61LV25616 实验Verilog逻辑源码Quartus工程文件 module SRAM_TEST ( //input input sys_clk , //system clock; input sys_rst_n , //system reset, low is active; //output inout [15...
评级：5 浏览量：304 收藏量：2 资源大小：1.53MB 上传时间：2021-09-02

: 同步十位减法计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件.zip 同步十位减法计数器Cyclone4E FPGA设计Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module cnt_jf(clk,rst,q); input clk; //...
评级：5 浏览量：317 收藏量：0 资源大小：124KB 上传时间：2021-08-23

: cyclone4 FPGA PWM蜂鸣器实验 Verilog逻辑源码Quartus工程文件+文档说明.zip 在这个实验中，Verilog被用来编写控制PWM输出的逻辑源码。 3. **FPGA（现场可编程门阵列）**：FPGA是一种集成电路，它的逻辑单元可以在用户的设计下进行配置。Cyclone4E系列的EP4CE6F17C8是一款由Altera公司制造的...
评级：5 浏览量：263 收藏量：1 资源大小：489KB 上传时间：2021-07-07

: cyclone4 FPGA 按键消抖实验测试 Verilog逻辑源码Quartus工程文件+文档说明.zip 本资源包是关于Cyclone 4 FPGA系列中的一个实验，主要目的是学习和理解按键消抖技术，并通过Verilog硬件描述语言编写逻辑源码，配合Quartus软件进行工程实现。下面我们将详细探讨这些知识点。首先，Cyclone 4 FPGA...
评级：0 浏览量：203 收藏量：0 资源大小：3.86MB 上传时间：2021-07-07

: 基于FPGA设计的字符VGALCD显示实验Verilog逻辑源码Quartus工程文件文档说明.zip 基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从 ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA...
评级：5 浏览量：186 收藏量：1 资源大小：11.24MB 上传时间：2021-04-13

: FPGA 读写rtc_ds1302实时时钟的Verilog逻辑源码Quartus工程文件+文档说明.zip FPGA 读写rtc_ds1302实时时钟的Verilog逻辑源码Quartus工程文件+文档说明，RTC芯片型号ds1302，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module top( //sys input clk, input rst_n, output ...
评级：5 浏览量：584 收藏量：3 资源大小：4.5MB 上传时间：2021-04-12

: 基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明.zip 基于FPGA设计的vga显示测试实验Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module top( input clk, input rst_n, //vga output output vga_out_...
评级：0 浏览量：191 收藏量：0 资源大小：11.75MB 上传时间：2021-04-13

: 基于FPGA的数码管扫描实验Verilog逻辑源码Quartus工程文件+文档说明.zip 基于FPGA的数码管扫描实验Verilog逻辑源码Quartus工程文件+文档说明，6个共阳数码管，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。介绍共阳极数码管扫描的原理，使用 6 位模 10 计数器组成 6 位十进制...
评级：5 浏览量：405 收藏量：0 资源大小：3.93MB 上传时间：2021-04-12

: 基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明.zip 基于FPGA设计的sdram读写测试实验Verilog逻辑源码Quartus工程文件+文档说明，DRAM选用海力士公司的 HY57V2562 型号,容量为的 256Mbit,采用了 54 引脚的 TSOP 封装, 数据宽度都为 16 位, 工作电压为 3.3V,并丏采用...
评级：5 浏览量：293 收藏量：2 资源大小：5.09MB 上传时间：2021-04-13

: FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明.zip FPGA读取OV5640摄像头数据并通过VGA或LCD屏显示输出的Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module top( input clk, input rst_n, output cmos_...
评级：5 浏览量：1076 收藏量：4 资源大小：22.18MB 上传时间：2021-04-13

: 按键计数将结果通过8段数码管显示FPGA设计Verilog逻辑源码Quartus11.0工程文件.zip 按键计数将结果通过8段数码管显示FPGA设计Verilog逻辑源码Quartus11.0工程文件，FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module key_counter(clk,key,reset,seg_duan,seg_wei); input ...
评级：5 浏览量：559 收藏量：2 资源大小：3.25MB 上传时间：2021-08-23

: 基于FPGA设计的按键消抖实验Verilog逻辑源码Quartus工程文件+文档说明.zip 基于FPGA的按键消抖实验Verilog逻辑源码Quartus工程文件+文档说明，程序实现按键按下后数字加 1，并在数码管上显示出来，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module key_debounce( input clk...
评级：5 浏览量：283 收藏量：0 资源大小：3.86MB 上传时间：2021-04-13

: 基于FPGA设计的音频录音与播放实验例程Verilog逻辑源码Quartus工程文件+文档说明.zip 基于FGGA设计的音频录音与播放实验例程Verilog逻辑源码Quartus工程文件+文档说明,音频编解码芯片选用WOLFSON 公司的 WM8731 芯，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 `timescale 1ps/1ps ...
评级：5 浏览量：334 收藏量：5 资源大小：7.31MB 上传时间：2021-04-13

: Cyclone4 FPGA读写高速AD-TLC549+DA-AD9708模块实验Verilog逻辑源码Quartus工程.zip Cyclone4 FPGA读写高速AD-TLC549+DA-AD9708模块实验Verilog逻辑源码Quartus工程+文档资料 module DA_AD9708_BASE ( //input input sys_clk , //system clock; // input sys_rst_n , //system reset, low is ...
评级：5 浏览量：205 收藏量：2 资源大小：7.17MB 上传时间：2021-09-02

: FPGA读取模数转换芯片AD7606数据并通过VGA波形显示例程Verilog逻辑源码Quartus工程文件+文档说明.zip FPGA读取模数转换芯片AD7606数据并波形显示例程Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module top( input clk, input rst_n, input[15:0] ad...
评级：5 浏览量：690 收藏量：2 资源大小：5.41MB 上传时间：2021-04-13

: 8段数码管静态显示Verilog设计逻辑Quartus工程源码文件.zip 8段数码管静态显示Verilog设计逻辑Quartus工程源码文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module seg_led_static_top ( input sys_clk , // 系统时钟 input sys_rst_n, // 系统复位...
评级：5 浏览量：1104 收藏量：2 资源大小：3.03MB 上传时间：2021-03-24

资源推荐

相关资源标签

8段数码管显示Verilog设计 8段数码管静态显示 Quartus工程源码数码管显示Verilog FPGA读写rtc Verilog逻辑源码Quart ds1302FPGA Quartus工程文件+文档说明 RAM读写测试Verilog FIFO读写测试Verilog FIFO设计 OV5640摄像头 VGA波形显示例程Verilog 按键消抖实验测试Verilog FPGA按键消抖实验测试 EP4CE6F17C8 PWM蜂鸣器实验Verilog FPGAPWM蜂鸣器实验按键计数FPGA 按键计数将结果通过8段数码管显示 FPGA 同步十位减法计数器减法计数器FPGA FPGA设计Verilog逻辑同步4位可逆计数器可逆计数器 Cyclone4EFPGA 计数器Verilog SDRAM SDRAM软件 Cyclone2FPGA FPGA读写SRAM IS61LV25616 Quartus工程 Cyclone4FPGA DA-AD9708模块高速ADDA模块