VGA接口显示一个汉字 cyclone2 FPGA实验Verilog源码Quartus9.0工程文件.rar （266个子文件） 
_info 19KB VGA_CTL_global_asgn_op.abo 432KB verilog.asm 739KB verilog.asm 283KB verilog.asm 230KB verilog.asm 27KB verilog.asm 13KB verilog.asm 5KB VGA_CTL.root_partition.map.atm 55KB VGA_CTL.root_partition.cmp.atm 55KB VGA_CTL.cmp.bpm 710B VGA_CTL.map.bpm 682B VGA_CTL.cmp.cdb 59KB VGA_CTL.(0).cnf.cdb 23KB VGA_CTL.rtlv_sg.cdb 22KB VGA_CTL.pre_map.cdb 19KB VGA_CTL.map.cdb 14KB VGA_CTL.sgdiff.cdb 13KB VGA_CTL.(3).cnf.cdb 3KB VGA_CTL.rtlv_sg_swap.cdb 2KB VGA_CTL.(1).cnf.cdb 2KB VGA_CTL.(2).cnf.cdb 2KB VGA_CTL.map_bb.cdb 713B VGA.eco.cdb 161B VGA_CTL.eco.cdb 161B _primary.dat 124KB _primary.dat 83KB _primary.dat 79KB _primary.dat 78KB _primary.dat 72KB _primary.dat 67KB _primary.dat 50KB _primary.dat 46KB _primary.dat 41KB _primary.dat 37KB _primary.dat 36KB _primary.dat 35KB _primary.dat 33KB _primary.dat 21KB _primary.dat 19KB _primary.dat 17KB _primary.dat 14KB _primary.dat 12KB _primary.dat 12KB _primary.dat 11KB _primary.dat 11KB _primary.dat 10KB _primary.dat 10KB _primary.dat 10KB _primary.dat 10KB _primary.dat 10KB _primary.dat 8KB _primary.dat 8KB _primary.dat 8KB _primary.dat 6KB _primary.dat 5KB _primary.dat 5KB _primary.dat 4KB _primary.dat 4KB _primary.dat 4KB _primary.dat 4KB _primary.dat 3KB _primary.dat 3KB _primary.dat 3KB _primary.dat 3KB _primary.dat 3KB _primary.dat 3KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 2KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 1KB _primary.dat 900B _primary.dat 900B _primary.dat 900B _primary.dat 896B _primary.dat 867B _primary.dat 831B _primary.dat 707B _primary.dat 707B _primary.dat 553B _primary.dat 538B _primary.dat 492B _primary.dat 481B _primary.dat 436B
