没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
其它
基于FPGA的快速除法算法设计与实现
基于FPGA的快速除法算法设计与实现
基于FPGA的快速除法算法设计与实现
5星
· 超过95%的资源
需积分: 10
33 下载量
115 浏览量
2009-05-16
23:34:14
上传
评论
收藏
487KB
PDF
举报
温馨提示
立即下载
基于FPGA的快速除法算法设计与实现 介绍了一种新的除法算法，非常不错有参考价值。
资源推荐
资源评论
一种有限域上除法快速实现算法
浏览：42
有助于crc校验的理解，从有限域的整体理解crc校验，有公式相关的论证以及代码流程
经典FPGA算法教材
浏览：194
3星 · 编辑精心推荐
经典FPGA算法教材，需要提高的朋友可以下载看看，希望可以帮助你
快速高精度除法算法的 的的 的 FPGA 实现
浏览：188
为在现场可编程门阵列(FPGA)中实现快速高精度除法，在传统的倒数除法的基础上，提出一种改进算法。对倒数求解采用泰勒级 数展开结合优化搜索逼近，求出各个分区间内的拟合一次两项式，再通过一次牛顿迭代提高精度。时序仿真结果表明，以该算法构建的除 法器易于在 FPGA 上实现，时延仅为 6 个时钟周期，能达到 2 -34 的有效精度和 86.95 MHz 的工作频率。
在FPGA中实现高精度快速除法
浏览：19
3星 · 编辑精心推荐
介绍FPGA中高精度除法运算的实现方法，给出实现高精度除法运算的VHDL源程序;实现了<br>除数为任意八位二进制的除法，其精度可达到小数点后1 6位。
基于CORDIC算法的复数除法器FPGA实现
浏览：200
5星 · 资源好评率100%
这里阐述一种复数除法器的设计思想和实现方法, 引入CORDIC 算法到复数的除法运算中, 利用CORDIC 旋转操作来代替乘、加法操作, 然后采用双比特移位操作得到最终运 算结果。经CORDIC 旋转后数据最多只放大2 位位宽, ...
快速高精度除法算法的FPGA实现.pdf
浏览：138
快速高精度除法算法的FPGA实现.pdf
基于FPGA的除法器算法研究.pdf
浏览：40
基于FPGA的除法器算法研究.pdf
基于FPGA的快速浮点除法器IP核的实现
浏览：192
4星 · 用户满意度95%
基于FPGA的快速浮点除法器IP核的实现
基于FPGA的除法器算法研究
浏览：140
基于FPGA的除法器算法研究，讲了除法算法的实现方法，非常有用
在FPGA中实现高精度快速除法.part1
浏览：58
在FPGA中实现高精度快速除法，内含方案描述和实现源码。
在FPGA中实现高精度快速除法.part2
浏览：54
较详细的讲解了实现方法、原理，并且附带源码，很实用。
快速立即除法的乘法实现(通用算法).txt
浏览：29
快速立即除法的乘法实现(通用算法).txt
嵌入式系统应用大作业 设计一个基于51单片机的计算器，实现三位十进制整数的加减乘除运算。 如果除法运算不能整除，则结果要精确到
浏览：186
选做的任务为任务1，该任务主要体现功能为基于51单片机的计算器使用C语言来编程程序，1.用计算器，实现三位十进制整数的加减乘除运算，要求是如果除法运算不能整除，则结果要精确到小数点后三位。2.如果运算过程出错（比如除数为零），则结果显示符号“E”。 这次实验综合的运用所学的《单片机原理与应用》理论知识，通过实践加强了我对所学知识的理解，使我具备设计单片机应用系统的能力。通过本次系统设计加深对片机掌
基于Verilog计算可调的整数除法器的设计
浏览：131
5星 · 资源好评率100%
用硬件的方法来实现除法器的研究很多，如利用微处理器实现快速乘除法运算，FPGA实现二进制除法运算，模拟除法器等；而通过软件实现的除法器算法，可以大大提高器件的工作频率和设计的灵活性，可以从总体上提高设计...
基于FPGA的VHDL语言 除法法计算
浏览：21
1、采用专有算法实现除法运算 2、不占用FPGA硬件乘法器 3、计算速度快 4、适用于没有硬件乘法器的FPGA
不恢复余数阵列除法器的FPGA实现
浏览：137
研究不恢复余数法的算法基础上，阐述以可控加／减法器(CAS)为基本组成单元的阵列除法器的构造原理，并给出一个完整的定点小数补码除法逻辑图，最后提出一种基于现场可编程门阵列(Field．ProgrammableGateArray，简称...
基于FPGA的数字频率计设计
浏览：19
5星 · 资源好评率100%
本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计，所以...
基于SRT算法的单精度浮点除法器
浏览：29
采用Verilog HDL语言，在FPGA上实现了单精度浮点除法器的设计，通过采用SRT算法、SD表示法、常数比较法以及飞速转换法，进一步提高电路的运算速度。本文使用NC－sim和Maxplus2仿真软件进行前仿真和后仿真，使用...
基于Verilog计算精度可调的整数除法器的设计
浏览：78
用硬件的方法来实现除法器的研究很多，如利用微处理器实现快速乘除法运算，FPGA实现二进制除法运算，模拟除法器等；而通过软件实现的除法器算法，可以大大提高器件的工作频率和设计的灵活性，可以从总体上提高设计...
EDA/PLD中的基于Verilog计算精度可调的整数除法器的设计
浏览：50
用硬件的方法来实现除法器的研究很多，如利用微处理器实现快速乘除法运算，FPGA实现二进制除法运算，模拟除法器等；而通过软件实现的除法器算法，可以大大提高器件的工作频率和设计的灵活性，可以从总体上提高设计...
FPGA中乘除法的逼近算法.doc
浏览：54
FPGA中乘除法的逼近算法.doc
Radix-8复数除法器的设计与实现
浏览：58
：设计了一种高性能、低功耗的Radix-8时序复数除法器．该复数除法器采用了逐位递归算法 和操作数预变换技术，...明，与使用超长进位加法器的传统结构相比，所设计的复数除法器的速度提高了44％，硬件资源减 少了31％．
数字通信同步技术的MTALAB与FPGA实现》PPT版
浏览：160
5星 · 资源好评率100%
6.3 基于FFT载频估计的FPGA实现 200 6.3.1 离散傅里叶变换 200 6.3.2 FFT算法原理及MATLAB仿真 202 6.3.3 FFT核的使用 204 6.3.4 输入信号建模与MATLAB仿真 207 6.3.5 基于FFT载频估计的VHDL实现 208 6.3.6 ...
Qt 5实现串口调试助手 （源工程文件、0积分下载）
浏览：186
5星 · 资源好评率100%
基于Qt 5实现串口调试助手，程序仅供参考，修改了之前十六进制接收0xA0--0xFF有误的问题，新增了窗口自适应（ui文件设置栅格），文件详情可看博客链接https://blog.csdn.net/m0_51294753/article/details/121405661。
【SystemVerilog】路科验证V2学习笔记（全600页）.pdf
浏览：116
5星 · 资源好评率100%
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下： 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 func
AutoSAR标准协议4.2.2
浏览：81
5星 · 资源好评率100%
AutoSAR标准协议规范4.2.2，里面包含了AutoSAR组织所规定的AutoSAR架构的标准规范协议原文档。对AutoSAR的学习有一定的借鉴意义
光伏-储能并网系统仿真.rar
浏览：12
5星 · 资源好评率100%
该文件是清华大学储能课的期末大作业。用SIMULINK搭建了一个完整的光伏-储能并网系统。我的博客中介绍了系统实现的具体方法，欢迎查看！
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
茶壶之路
2014-11-27
有一定的参考价值，可以
zgf841122
粉丝: 0
资源:
8
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
坐标点批量转面工具，可以将经纬度坐标点批量转为KML格式的面文件
海龟画图一个胶囊表情包
前端创建跳动字符效果的前端技术实现
pytest自动化框架
前端输入时字符跳动动画实现
前端如何直接选中复制图片中的文字：前端OCR实现指南
addresstool工具授权文件，有效期3年，适用于中文地址分词AddressCut方法
解决QT5.12.6使用32位MinGW编译器无法使用SSL协议问题.zip
PLC的ST语言实现IIR butterworth低通滤波器
基于Hadoop的公共建筑能耗数据挖掘方法研究.docx
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
