基于FPGA的数字频率计设计

5星(超过95%的资源)
所需积分/C币:34 2009-06-09 22:09:35 126KB APPLICATION/MSWORD
145
收藏 收藏
举报

本文要设计一个8位十进制数字频率计,需要由四种器件来组成,即:测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计,所以计数器CNT10需用8个,7段显示LED7也需用8个. 频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。 为此,测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK,一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Load、和清零输出信号RST_CNT。 如CLKK的输入频率为1HZ,则输出信号端CNT_EN输出一个脉宽恰好为1秒的周期信号,可以作为闸门信号用。由它对频率计的每一个计数器的使能端进行同步控制。当CNT_EN高电平时允许计数,低电平时停止计数,并保持所计的数。

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
一个资源只可评论一次,评论内容不能少于5个字
aergenei 尝试过了,对我有些帮助,谢谢
2014-08-20
回复
onlyzm 尝试过了,对我的整体实验有一定的提高
2014-08-09
回复
沙漠渔夫 学习了,还不错。
2014-05-30
回复
源大 尝试过了,对我有些帮助,谢谢
2013-12-16
回复
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
关注 私信
上传资源赚钱or赚积分
最新推荐
基于FPGA的数字频率计设计 34积分/C币 立即下载
1/0