下载 >  开发技术 >  硬件开发 > 基于FPGA的数字频率计设计

基于FPGA的数字频率计设计

2009-06-09 上传大小:126KB
本文要设计一个8位十进制数字频率计,需要由四种器件来组成,即:测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division).
因为是8位十进制数字频率计,所以计数器CNT10需用8个,7段显示LED7也需用8个.
频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。
为此,测频控制信号发生器FTCTRL应设置一个控制信号时钟CLKK,一个计数使能信号输出端CNT_EN、一个与CNT_EN输出信号反向的锁存输出信号Load、和清零输出信号RST_CNT。
如CLKK的输入频率为1HZ,则输出信号端CNT_EN输出一个脉宽恰好为1秒的周期信号,可以作为闸门信号用。由它对频率计的每一个计数器的使能端进行同步控制。当CNT_EN高电平时允许计数,低电平时停止计数,并保持所计的数。
综合评分:5
开通VIP 立即下载

评论共有4条

aergenei 2014-08-20 09:51:19
尝试过了,对我有些帮助,谢谢
onlyzm 2014-08-09 19:26:12
尝试过了,对我的整体实验有一定的提高
沙漠渔夫 2014-05-30 21:12:07
学习了,还不错。
 
基于FPGA的数字频率计(设计全过程)
FPGA频率计设计程序 立即下载
积分/C币:3
基于fpgade 数字频率计 立即下载
积分/C币:3
基于FPGA的数字频率计设计 立即下载
积分/C币:3
FPGA——频率计(3)
FPGA——频率计(一)
基于FPGA数字频率计(设计全过程)
FPGA——频率计(一)
FPGA数字频率计的设计中英对照外文文献翻译毕业设计论文人工翻译原文 立即下载
积分/C币:3
FPGA数字频率计 立即下载
积分/C币:10

VIP会员动态

0 1 2
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于FPGA的数字频率计设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
开通VIP
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • 举报的资源分:
  • *类型:
  • *详细原因: