快速高精度除法算法的 的的 的 FPGA 实现

所需积分/C币:18 2014-08-06 15:58:35 262KB PDF
收藏 收藏 1
举报

为在现场可编程门阵列(FPGA)中实现快速高精度除法,在传统的倒数除法的基础上,提出一种改进算法。对倒数求解采用泰勒级 数展开结合优化搜索逼近,求出各个分区间内的拟合一次两项式,再通过一次牛顿迭代提高精度。时序仿真结果表明,以该算法构建的除 法器易于在 FPGA 上实现,时延仅为 6 个时钟周期,能达到 2 -34 的有效精度和 86.95 MHz 的工作频率。
了8组代表值的理论计算值与仿真结果的对比,并计算出绝由整数化带来的最大误差为1p(最后一位精度29爸 242 计算机工程 011年5月2(0 为验证除法器的有效性与准确性,木文对定义域内抽样对误差。对误差做如下分析:由于采用36位位宽,因此 大 216组进行计算,得到最大误差e5.0×101约231。表1给出误差一定大于理论误差值23考虑实际输入范围为[1,2),x 表18组代表值的理论计算值与仿真结果对比 输入 输出 理论结果 绝对误差 进制前5位)对应十进制 进制(以256进制表示)对应十进制(四舍五入到13位) (四舍五入到13位) [5I85]85][85][85] 331333333139 13333333333333 194×101 01001 1100 1500 3]151][s1][s[s1 0.7999999999988 0.8000000000000 L17×1 Llll l875 01110 1.750 [6[56]227]142][57 1.5555555555620 1.5555555555555 6.50×1 1.12 0.9333333332906 0.9333333333333 4.27x10 011! 1.875 3187]187]1871187 而由于多项式系数m;、n的最大值小于1/2,并充分利用 5绪束语 36位位宽,其整数化最大误差为l/4山lp,这样式(8)的最大误 本文提出的除法算法具有高速、高精度、低延时等特点, 差为1/2ulp。而对于式(11),由于2-xx2(x)1,因此其最大 易于在FPGA上实现。整个算法的各步相对独立,便于在不 误差也为12ulp。而f(x)的最大值为1,所以,式(12)的最大 同精度要求的情况下对算法倣岀调整。例如:要提高精度, 误差即最终误差e约为1ulp=234 可以增加级数展开保留项,也可以增加牛顿迭代的次数。本 4性能比较 下面以SRT、加减交替算法为例与本文所述的改进倒数文所阐述的算法和设计思路可以推广到平方根运算中,将两 算法构成的除法器作性能比较 (1)SRT除法的主要求解步骤为:首先根据基r编写 参考文献 个商位选择函数S+1=SEL(x,除数每次迭代时先求取商位[u1 Obermann se, Flynn m Division Algorithms and Implementa +1,其中,y是第j次迭代后的部分余数。冉根据迭代公式 tions]. IEEE Transactions on Computers, 1997, 46(8): 833-854 y+1=Py除数xs+1计算部分余数y+1 「2]孙一,张鑫,王波,等.基于SRT和 Restoring算法的双 (2)加减交替法是对 Restoring除法的一种改进,也被称 精度浮点除法器设计[叮.电子测量技术,208,31(9:50-53 为 Nonrcstoring除法,其求解过程类似于二进制除法的手算[3]华东.SRT除法器及其算法的研究[计算机工程与设计 过程。当余数与除数同符号时,商上“1”,余数左移一位, 207,28(1):248-249 下次减除数,得到新的余数;不同的是在余数与除数异号时 [4]潘明,许勇.基于加减交替法除法器的FPGA设计与实 不需要恢复余数而是直接在商上“0”,余数左移一位,下次现[J.微计算机信息,2082426):141-143 加除数,得到新的余数 「5]王韬,罗明阳.付连庆,等.二维 ESPRIT参数配对及FPGA 3种除法器的性能对比见表2。 实现[J计算机工程,2009,35(24.:48-50 表23种除法器的性能对比 6]王韬,罗明阳,吴军,等.基于 CORDIO的悌度跟踪算法 除法器种类结果有效位时延时钟数最高频率MHz最商稻度 的FPGA实现叮]计算机工程,2008,34(4):26-28. SRI 「7]王景存,王映波.基于 CORDIC算法的复数除法器FPGA实 加减交替 85.16 现门.现代电子技技术,2008,31(24):27-30 改进倒数 6 86.95 编辑金胡考 (上接第239页) 参考文献 13 Corbct J, Rubini A, Kroah-Hartman G Linux Devicc DrivcrsIMJ [1 Brock B, Rajamani K. Dynamic Power Management for emb 3rd ed. Dallas, USA: O'Reilly Media. 2005 dded Systems[(JPc. of soc03. Portland, Oregon,USA14」邢向磊,周余,都思丹.基于嵌入式 Linux系统的电源管理软 IEEE Press. 2003: 416-419. 件[J.计算机工程,2010,36(1):253-255 [2] Zhang Yuhua. A Dynamic Frequency Scaling Solution to DPM in [5] Samsung Electronics Co, Ltd. S3C2440A 32 Bit CMOS Micro Embedded Linux Systems[C]/Proc. of IRI09. Las Vegas, Nevada, controller User's Manual(Revision D[R]. Gyeonggi-do, Korea USA: IEEE Press. 2009: 256-261 Yongin City, Tcch Rcp. 21-S3-C2440A-072004, 2004 编辑陆燕菲

...展开详情
试读 3P 快速高精度除法算法的 的的 的 FPGA 实现
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    img
    wb2009_happy

    关注 私信 TA的资源

    上传资源赚积分,得勋章
    最新推荐
    快速高精度除法算法的 的的 的 FPGA 实现 18积分/C币 立即下载
    1/3
    快速高精度除法算法的 的的 的 FPGA 实现第1页

    试读已结束,剩余2页未读...

    18积分/C币 立即下载 >