FPGA课程设计任务书-数字电子钟设计 .doc
需积分: 46 63 浏览量
2020-05-17
11:42:42
上传
评论 10
收藏 1.61MB DOC 举报
课程设计任务书
题目：数字秒表的设计
时间： 年 月 日—— 年 月 日
设计的说明：
本设计需要首先要知道秒表的工作原理，秒表由于其计时精确，分辨率高（0.01秒），
所以整个秒表的工作时钟是在100Hz的时钟信号下完成。当秒表的计时小于1 个小时时，
显示的格式是mm-ss-xx（mm表示分钟：0～59；ss表示秒：0～59；xx表示百分之一
秒：0～99），当秒表的计时大于或等于一个小时时，显示的和多功能时钟是一样的，就
是hh-mm-ss（hh表示小时：0～99），由于秒表的功能和钟表有所不同，所以秒表的hh
表示的范围不是0～23，而是0～99，这也是和时钟不一样的地方。在设计秒表的时候，
时钟的选择为100Hz。变量的选择：因为xx（0.01秒）和hh（小时）表示的范围都是0～
99，所以用两个4为二进制码（BCD 码）表示；而ss（秒钟）和mm（分钟）表示的范围
是0～59，所以用一个3位的二进制码和一个4位的二进制码（BCD）码表示。显示的时候
要注意的问题就是小时的判断，如果小时是00，则显示格式为mm-ss-xx，如果小时不为
00，则显示hh-mm-ss。
设计的任务和要求：
1、要求设计的数字秒表从00-00-00开始计秒。直到按下停止按键（按键开关S2）。数
码管停止计秒。按下开始按键（按键开关S1），数码管继续进行计秒。按下复位按键（按
键开关S3）秒表从00-00-00重新开始计秒。
2、本设计选择系统时钟模块的1KHz信号，由于计时时钟信号为100Hz，因此需要对系
统时钟进行10分频才能得到，之所以选择1KHz的时钟是因为七段码管需要扫描显示，所以
选择1KHz。
3、要求编写的VHDL程序，并对程序进行编译并仿真，同时对程序的错误进行修改，直
到完全通过编译和仿真。
4、要求对整体电路进行仿真，提供仿真波形图，并分析结果
5、硬件测试结果用照片的形式记录下来。
提高部分：在此设计的基础上试用增加其它功能，采用其它方法编写VHDL程序。
指导教师： 学生：
日期：
剩余10页未读，继续阅读
评论0
最新资源