基于FPGA设计数字时钟(ego1开发板)

5星(超过95%的资源)
所需积分/C币:48 2020-12-20 22:04:20 19.97MB RAR
534
收藏 收藏
举报

基于FPGA设计数字时钟(ego1开发板),使用vivado2018.1开发

...展开详情
立即下载
限时抽奖 低至0.43元/次
身份认证后 购VIP低至7折
一个资源只可评论一次,评论内容不能少于5个字
weixin_44545068 资料很有用,点赞,如果压缩包里有说明文档就好了,不过自己也能摸索出具体的操作对应的功能。
2020-12-26
回复
sw[7]是设置时间使能,sw[6]是设置闹钟使能,后面的六个拨键开关分别是时、钟、秒+1/-1(每秒)。按键(左)是停止闹钟;停止闹钟后设置闹钟需要过两分钟才能生效;其他的结合工程和任务书对照就知道了,代码写的比较清楚了吧。
您会向同学/朋友/同事推荐我们的CSDN下载吗?
谢谢参与!您的真实评价是我们改进的动力~
  • 签到新秀

  • 分享达人

关注 私信
上传资源赚钱or赚积分
最新推荐
基于FPGA设计数字时钟(ego1开发板) 48积分/C币 立即下载
1/0