没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
基于VHDL的数字时钟设计
基于VHDL的数字时钟设计
vhdl
数字时钟
需积分: 12
20 下载量
43 浏览量
2015-11-08
20:27:39
上传
评论
3
收藏
7.19MB
PDF
举报
温馨提示
立即下载
这是vhdl设计数字时钟设计，包括如何除去抖动，怎样去设计时钟等等
资源推荐
资源评论
基于VHDL数字时钟的设计与实现EDA实验报告
浏览：87
5星 · 资源好评率100%
基于VHDL数字时钟的设计与实现EDA实验报告
基于FPGA数字时钟的设计（VHDL代码）
浏览：117
5星 · 资源好评率100%
采用VHDL语言编写的数字时钟主要可以实现以下功能 （1）通电后从“00：00：00：00”开始显示，采用24小时制进行时间显示； （2）设计复位开关和启停开关，复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备； （3）具有倒计时功能。
基于VHDL数字钟的设计
浏览：93
EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括时分秒以及星期计数模块和重置时间模块。
基于VHDL的数字时钟的设计
浏览：185
随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能.本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧.在QuartusⅡ开发环境中编译和仿真
基于VHDL语言的数字时钟设计
浏览：43
分为四个模块分别是分频器、计数置数器、扫描显示电路、转换电路 在max+plusII中进行编译即可
VHDL设计数字电子时钟完整版
浏览：199
4星 · 用户满意度95%
有完整的代码，也有设计好的完整的程序工程， 拿到手后可以直接在Quartus2上运行，还附有设计报告，包含连接图和仿真图！
基于VHDL语言的数字钟设计
浏览：81
基于Quartus II的数字钟设计 内含整个工程
基于VHDL的多功能数字时钟设计
浏览：86
用VHDL硬件描述语言，在实验箱上设计多功能数字时钟，可以实现时间设置、闹钟设置、整点响铃的功能，并可以通过VGA接口将时间显示在外接显示屏上
数字时钟vhdl实现
浏览：39
4星 · 用户满意度95%
数字时钟的VHDL实现，只有时钟和分钟，初学勿喷，共同讨论
基于VHDL的数字时钟
浏览：91
3星 · 编辑精心推荐
基于vhdl语言设计的数字时钟，具有设置时间和闹钟和整点报时的功能，并且在设置时间和闹钟时，数码管闪烁。
VHDL数字时钟设计
浏览：106
基于VHDL的数字时钟设计，可在quatus2上编译，用于FPGA开发入门。
基于vhdl的数字时钟设计
浏览：41
本文档基于vhdl设计数字时钟并且带有置数和闹钟功能。
用vhdl语言设计的数字时钟
浏览：182
用vhdl语言设计的数字时钟 基于maxplus2软件的描述
VHDL 数字钟的设计
浏览：74
实现了时钟、分钟、秒钟分别计数，按键key0控制分钟加一，按键key1控制时钟加一，按键key3控制显示内容，请使用quartusII 11.0或以上版本打开 内附引脚配置图
VHDL数字时钟设计（可用）
浏览：96
个人数字逻辑课程设计作品，全部编译通过在实验板上可行，传上来分享一下，希望对大家有帮助。
基于VHDL的简易数字钟的设计
浏览：195
整个VHDL数字钟的实验报告 介绍了利用VHDL硬件描述语言设计的简易数字钟的思路和技巧。在QuatusⅡ开发环境中编译和仿真了所设计的程序，并在可编程逻辑器件上下载验证。仿真和验证结果表明，该设计方法切实可行，具有一定的借鉴性。
基于VHDL的数字时钟源程序+详细设计报告
浏览：46
4星 · 用户满意度95%
数码管显示的一个数字时钟，具有按秒走时功能，能够分别显示小时（2位24小时）、分种秒的功能，以及整点报警功能。要求走时精度不小于±1秒/月。增加时间调整功能模式，在此模式下能分别预置时分秒的数值 美观、清晰、人性化的屏幕设计方案。 内含详细设计报告，并附有系统GDF图标，以及操作流程说明。 总之很详细，只要是学过一点点EDA的都会，都看懂。
基于VHDL的多功能数字钟的设计
浏览：82
数字钟是一种用数字电路技术实现时、分、秒计时的装 置，传统数字钟的设计过程要经过设计方案提出、方案验证 和修改 3 个阶段。
基于Verilog语言的数字钟
浏览：150
5星 · 资源好评率100%
Verilog语言设计数字钟，具有闹钟，校准，整点报时功能
verilog语言实现数字钟的设计
浏览：16
4星 · 用户满意度95%
采用verilog语言实现数字钟的设计，采用quarters2语言环境。
VHDL时钟设计
浏览：78
VHDL 时钟设计代码 QUARTUS上运行通过
数字时钟设计VHDL
浏览：135
4星 · 用户满意度95%
设计一个可以计时的数字时钟，其显示时间范围是00:00:00~23:59:59，且该时钟具有暂停计时、清零等功能。
VHDL数字时钟
浏览：152
VHDL数字时钟
基于-VHDL的数字时钟设计.doc
浏览：84
基于-VHDL的数字时钟设计.doc
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
huledebing
粉丝: 0
资源:
6
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
上市公司-各企业广告支出数据（2000-2022年）.txt
大学毕业设计《Python在线考试系统后端+前端》+源代码+设计资料
云计算笔记（第二次）111
基于51单片机对直流电机的控制和测速
中心频率为2.45GHz,板材为FR4的微带带通滤波器，为平行耦合线结构
Java《基于SSM的在线考试系统 》+源代码+设计资料
基于Flink框架的实时智能营销系统研究.pdf
基于Django的放疗流程管理系统的实现与临床应用.pdf
乡村高质量发展匹配新质生产力数据.dta
《基于python的PCA人脸识别算法 》+实现源码+设计资料
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
