下载 >  课程资源 >  专业指导 > 基于VHDL语言的数字时钟设计

基于VHDL语言的数字时钟设计 评分:

分为四个模块分别是分频器、计数置数器、扫描显示电路、转换电路 在max+plusII中进行编译即可
2008-11-11 上传大小:2KB
分享
收藏 举报
基于VHDL的多功能数字时钟设计

用VHDL硬件描述语言,在实验箱上设计多功能数字时钟,可以实现时间设置、闹钟设置、整点响铃的功能,并可以通过VGA接口将时间显示在外接显示屏上

立即下载
数字时钟vhdl实现

数字时钟的VHDL实现,只有时钟和分钟,初学勿喷,共同讨论

立即下载
基于VHDL的数字时钟设计

用VHDL语言设计数字时钟,完整代码,加说明,详细介绍了时钟设计,通俗易懂

立即下载
完整版 VHDL设计数字电子时钟

有完整的代码,也有设计好的完整的程序工程, 拿到手后可以直接在Quartus2上运行,还附有设计报告,包含连接图和仿真图!

立即下载
基于VHDL语言简易数字时钟 6位数码管显示

基于VHDL语言简易数字时钟 6位数码管显示

立即下载
基于vhdl数字时钟,时间可调

用VHDL写的数字时钟 在CYCLONE2上验证通过

立即下载
FPGA开发板VHDL设计的数字钟

FPGA开发板VHDL设计的数字钟 FPGA开发板VHDL设计的数字钟

立即下载
vhdl语言设计数字时钟

用vhdl语言设计的数字时钟 基于maxplus2软件的描述

立即下载
基于verilog的数字时钟设计

基于verilog的数字时钟设计

立即下载
数字时钟,c源程序代码,可实现年月日时分秒显示

数字时钟,c源程序代码,可实现年月日时分秒显

立即下载
数字钟程序

详细的数字时钟程序 EDA设计 vhdl语言

立即下载
基于FPGA用Verilog HDL语言实现的多功能数字钟

这是一个基于FPGA,用Verilog HDL语言实现的多功能数字钟,课程设计的项目。

立即下载
VHDL 数字钟(设置时间闪烁)

该程序实现一个数字钟,带调整时间功能,在调整时间时,对应的位置闪烁显示。 CLR 为清零端,该键为‘1’时,时钟显示”000000“; EN 计数使能端,该键为‘1’时,时钟停止; MODE 模式选择按钮,在4种模式下循环:正常-小时调整-分调整-秒调整。 INC 调整时间按钮,该键为‘1’时,对应位置加1;

立即下载
用Quartus2编的数字时钟(VHDL语言)

用Quartus2编的数字时钟 VHDL语言 可以开始停止,清零,调整时间,还会整点报时

立即下载
基于AT89C51 的数字时钟设计

基于单片机的简易数字时钟的设计 protues仿真 程序代码 直接可以用,无修改……

立即下载
基于vhdl数字时钟设计

本文档基于vhdl设计数字时钟并且带有置数和闹钟功能。

立即下载
基于Verilog的数字时钟

本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言Verilog代码,采用自顶而下的设计方法对代码进行综合、适配、功能仿真,最后下载入Cyclone EP2C5T144的FPGA核心板,实现了数字时钟的设计要求。

立即下载
基于VHDL的数字时钟设计

随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能.本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧.在QuartusⅡ开发环境中编译和仿真了所设计的程序,并逐一调试验证程序的运行状况.仿真和验证的结果表明,该设计方法切实可行,该数字时钟具有一定的实际应用性.

立即下载
12/24小时数字时钟设计

基于VHDL语言的12、24小时数字时钟设计,完整的程序,下载即可用。

立即下载
基于FPGA的数字时钟设计

EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数模块、处理器及外设模块,并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真,运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中,并在FPGA实验板上进行调试和验证。该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VH

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于VHDL语言的数字时钟设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: