没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
浮点除法verilog设计
浮点除法verilog设计
共2个文件
v:1个
txt:1个
float
point
4星
· 超过85%的资源
需积分: 41
99 下载量
129 浏览量
2009-10-07
13:05:20
上传
评论
2
收藏
3KB
ZIP
举报
温馨提示
立即下载
浮点格式遵循 IEEE754 标准。verilog设计源代码。
资源详情
资源评论
资源推荐
收起资源包目录
float_div_verilog.zip
(2个子文件)
ReaMe.txt
274B
div.v
10KB
共 2 条
1
浮点格式遵循 IEEE754 标准。 由于时间问题,在做浮点运算时仅实现简单运算。 没有加上NaN、无穷等异常。 没有实现Rounding Modes,对于过多的尾数,直截舍弃。 本代码为本人学习时所作,仅供学习之用。 代码写得多有不好之处,还请见谅。 如有问题,请联系。 E-mail: gonwendon@163.com
评论9
查看其他8条评论
去评论
yanzenghui920
2013-05-14
不错,代码值借鉴,但不知为什么我仿真不出来。
Verilog HDL 浮点数除法器设计
浏览:61
5星 · 资源好评率100%
浮点数的除法器设计,资料真的非常好,我做除法器的时候就是参考这本书的
浮点数乘法器,verilog
浏览:118
4星 · 用户满意度95%
浮点数乘法器,verilog,可直接综合
用verilog实现除法器(两种方法)
浏览:170
一、 实验目的与要求: 用verilog语言编写出一个除法器的代码,并在modelsim中进行功能仿真,认真的完成实验报告。 二、 实验设备(环境)及要求: 在modelsim环境下编写代码与测试程序,并仿真; 在synplify pro下编译,设置硬件并综合。 三、 实验内容及步骤: 1、 选择除法器的算法,本实验开始采用的是减法实现除法器的例子(比如十进制中的a/b,可先比较a与b的大小,如果
float_divide.v
浏览:171
FPGA Verilog浮点数除法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
用verilog语言实现浮点四则运算
浏览:177
5星 · 资源好评率100%
此程序实现了浮点运算的一些基本运算……对大家应该有所帮助
verilog 两种方法实现 除法器
浏览:155
3星 · 编辑精心推荐
基于verilog的两种方法(算法),实现的除法器,可在modelsim和总和软件中总和验证
Verilog编写的除法模块(divide module)
浏览:28
5星 · 资源好评率100%
这是用Verilog编写的除法模块(divide module),包括了divide程序设计模块和测试模块。
浮点运算单元(Verilog)
浏览:166
Verilog写的浮点运算单元。
浮点乘法verilog设计
浏览:146
5星 · 资源好评率100%
浮点格式遵循 IEEE754 标准。verilog设计源代码。
基于SRT算法的单精度浮点除法器
浏览:171
采用Verilog HDL语言,在FPGA上实现了单精度浮点除法器的设计,通过采用SRT算法、SD表示法、常数比较法以及飞速转换法,进一步提高电路的运算速度。本文使用NC-sim和Maxplus2仿真软件进行前仿真和后仿真,使用...
FPU - verilog实现的浮点运算单元,支持标准浮点数加减乘除
浏览:18
FPU - verilog实现的浮点运算单元,支持标准浮点数加减乘除 源代码也可以在github获取:https://github.com/yunwei37/ZJU-CS-GIS-ClassNotes/
高级浮点除法器的fpga实现
浏览:114
4星 · 用户满意度95%
实现浮点数乘法和除法运算,采用硬件描述语言高效的实现了浮点除法运算
fpga的verilog实现的硬件除法器
浏览:118
5星 · 资源好评率100%
这是一个被除数和除数参数化可调的verilog些的除法器
verilog 浮点数运行
浏览:7
float number to integer
浮点数除法运算模拟
浏览:59
4星 · 用户满意度95%
模拟计算机中浮点数的除法运算,采用二进制表示,符合IEEE7标准
fpu(浮点加减乘除运算单元)的verilog代码和tb代码
浏览:46
5星 · 资源好评率100%
fpu(浮点加减乘除运算单元)的verilog代码和tb代码 转自opencores。 加减乘除
verilog编写一个符合IEEE标准的32位单精度乘法器
浏览:7
使用verilog实现了设计了一个符合IEEE标准的32位单精度浮点数乘法器,并使用Modelsim进行仿真。
基于FPGA的32位除法器设计
浏览:61
5星 · 资源好评率100%
摘 要:介绍了一种使 用可编程逻辑 器件 FPGA和 VHDL语 言实现 32位除法器的设计方法。该 除法器不仅可以实现有符号数运算,也可以实现无符号数的运算。除法器采用节省 FPGA逻辑资源的 时序方式设计,主要由移位 、比较和减法三种操作构成。由于优化 了程序结构,因此程序浅显易懂 ,算 法简单 ,不需要分层次分模块进行。并使 用 Altera公 司的 QuartusⅡ软件对该除法器进行编译、
32位verilog 除法器
浏览:180
3星 · 编辑精心推荐
Verilog hdl 语言编写的32位除法器,使用状态机,实现有符号和无符号
计算机原理与设计:Verilog HDL版 李亚民著
浏览:121
5星 · 资源好评率100%
计算机加、减、乘、除及开方的各种算法(包括Wallace Tree快速乘法器和Newton-Raphson及Goldschmidt除法和开方算法)及其VerilogHDL实现;指令系统结构和ALU及多端口寄存器堆的 Verilog HDL 设计;单周期、多周期和...
32位浮点数加法器verilog
浏览:128
5星 · 资源好评率100%
32位浮点数加法器 也算是减法器 其中32位浮点数用的是IEEE 754标准表示的 根据别人的改写的 有问题欢迎大家指出 信号定义不是很完整 verilog编写的
float_divide.rar_FPGA浮点运算_float divide_verilog小数运算_verilog小数除法_浮
浏览:124
5星 · 资源好评率100%
FPGA Verilog浮点数除法运算,采用单精度浮点型小数格式,运算结果精度可设置,可封装成IP核
改进的Goldschmidt双精度浮点除法器
浏览:135
针对嵌入式处理器对面积要求极为苛刻的特点,提出了一种改进的基于Goldschmidt算法的双精度浮点除法器。 改进的除法算法的计算过程分为两个阶段,第一阶段采用线性minimax多项式逼近算法得到一个具有15-bit精度的...
verilog-math:Verilog中的数学函数
浏览:128
算术:除法器,乘法器,加法器,减法器和平方根 转换:float_to_int和int_to_float 舍入功能:底数,小数位数,截断和最近 支持非正规数 舍入到最近(均等) 每个功能的双精度和单精度版本 IP核 该库使用python...
Verilog HDL实现各类数字电路的教程
浏览:174
计算机加、减、乘、除及开方的各种算法(包括wallacetree快速乘法器和newton-raphson及goldschmidt除法和开方算法)及其veriloghdl实现;指令系统结构和alu及多端口寄存器堆的veriloghdl设计;单周期、多周期和流水线...
数字信号处理 加窗处理 MATLAB tukeywin函数,一般的矩形窗/汉明窗/余弦窗等等,均可以参考设计.
浏览:125
数字信号处理 加窗处理 MATLAB tukeywin函数,一般的矩形窗/汉明窗/余弦窗等等,均可以参考设计。 主要针对脉冲信号处理,加载...针对cordic,浮点除法和乘法,浮点和定点的转换,本工程提供了测试文件,方便学习和理解。
ft816float_latest.tar.gz
浏览:130
FPGA verilog单精度浮点乘除法,加减法器,加减法器结果只延迟了2个周期,乘除法在十几个周期,稳定
评论
收藏
内容反馈
立即下载
gong_wen
粉丝: 1
资源:
5
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
5G网络优化高级面试资料大全.zip
ef46c187-203b-4210-812d-ae6b5bd27d6670040050.apk
894558894149923tfwhzc718980.apk
node-v20.12.2-linux-x64.tar.xz
分布式电源接入电网承载力评估(Matlab代码实现)
Qt框架实现http/https资源下载的控制台软件
Docker之存储配置与管理
英飞凌官方ADS库1.9.20版
STM32单片机智能定位GPS北斗公交车地铁报站系统
javac-shaded-9+181-r4173-1.jar
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论9