Verilog编写的除法模块（divide module）
5星 · 超过95%的资源 需积分: 50 13 浏览量
2012-03-04
15:12:13
上传
评论 3
收藏 16KB RAR 举报 
divide.rar （5个子文件） 
test_divide.v 558B ex01.mpf 55KB divide.v 1KB divide_constant.v 71B divide_testbench.v 484B资源评论
sherryueda2013-03-18很清楚，可以让我比较清楚得知道各个.v文件里的关系
renminggong2017-05-15写得不错。- 早春的白昼梦2013-07-12挺好的 貌似不能算浮点
鹰眼09
- 粉丝: 2
- 资源: 8
最新资源
- 校园帮项目，毕业设计/课程设计/javaWeb/SSM
- C++ plotting library,matplotlib-cpp-master.zip
- 案例源码matplotlib-examples-master.zip
- 基于JavaScript 实现的KMP 算法
- 基于C++实现二叉树的创建，遍历，添加，查找与删除
- 基于C语言实现二叉树的基本操作
- 毕业设计基于STM32的测量温度与压力的数据处理设计C语言完整源码+论文.zip
- 基于MATLAB的PCA算法人脸识别项目源码+GUI界面+说明文档.zip
- 基于STM32的测量温度与压力的数据处理设计源码+论文（毕业设计）.zip
- Vision Transformer 网络对不同氨气氧气浓度轨迹RAS 图像数据集的分类，包含训练权重和数据集、迁移学习
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
