verilog 浮点数运行

所需积分/C币:2 2014-09-14 2KB V
评分
立即下载 最低0.43元/次 身份认证VIP会员低至7折
举报 举报 收藏 收藏
分享
3.31MB
加法器的C语言源代码

加法器的C语言源代码,已经可以运行了,包括建好的工程,很实用!

2010-12-29 立即下载
4KB
32位浮点数加法器verilog

32位浮点数加法器 也算是减法器 其中32位浮点数用的是IEEE 754标准表示的 根据别人的改写的 有问题欢迎大家指出 信号定义不是很完整 verilog编写的

2012-12-14 立即下载
4KB
32位快速加法器(Verilog)

32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块

2011-11-02 立即下载
290B
Verilog加法器

Altera官网的Verilog写的加法器源码

2013-01-23 立即下载
125KB
verilog语言实现浮点数算,正确程序代码+仿真

verilog语言实现的浮点数运算,带流水线,包含程序源代码及仿真设置

2010-07-30 立即下载
728B
饱和加法器Verilog代码

功能就是两个有符号数相加,例如16bit(2进制补码表示) + 16bit,输出仍为16bit。如果发生溢出,就将结果置为最大(32767)或最小(-32768)。 Testbench也附在其中。设计采用参数化,便于复用。 希望能对用到此电路的人有所帮助。(2010-9-29修改)

2019-08-25 立即下载
364KB
fpu(浮点加减乘除算单元)的verilog代码和tb代码

fpu(浮点加减乘除运算单元)的verilog代码和tb代码 转自opencores。 加减乘除

2019-08-26 立即下载
219KB
常用加法器-Verilog

关于常用的加法器里面都有,VerilogHDL

2010-04-22 立即下载
img
CUMTJLW

关注 私信 TA的资源

上传资源赚积分,得勋章
相关内容推荐