第一章
VHDL 有什么特点?
1.主要用于描述数字系统的结构、行为、功能和接口。
2.VDHL 具有丰富的仿真语句和库函数,使得任何大系统的设计早期,就能检查设计系
统的功能可行性。随时对系统进行仿真模拟。
3.用 VHDL 完成一个确定的设计,可以利用 EDA 工具进行逻辑综合和优化,并自动把
VHDL 描述设计转变成门级网表。减少了设计时间和错误。
4.VHDL 对设计的描述具有独立性。设计者可以不懂硬件结构,也不必顾及最终设计的
目标器件是什么,而对其进行设计。
5.VHDL 具有类属描述语句和子程序调用功能,只需改变类属参数或函数,就可改变设
计的规模和结构
6.VHDL 生命周期长,硬件描述与工艺无关。不会因工艺的改变而使描述过时,具有良
好的适应性。
第二章
叙述 EDA 的 FPGA/CPLD 设计流程
第三章
什么是基于乘积项的可编程逻辑结构?
什么是基于查找表的可编程逻辑结构?
第六章
说明信号和变量的功能特点,以及应用上的异同。
第九章
说明端口模式 INOUT 和 BUFFER 的异同。
INOUT (双向):表示该端口是双向口,随着控制信号的不同,信号可以向任意方向流动。
BUFFER (缓冲):是一种特殊的 OUT 口,它把输出反馈回 PLD,作为其它布尔表达式的输
入。
什么是重载? 重载函数有何用处?
函数与过程的设计与功能有什么区别?调用上有什么区别?
第十章
为什么说一条并行赋值语句可以等效为一个进程?该语句怎样实现敏感信号的检测?
叙述 CASE 与 WITH_SELECT 的异同点。
评论0
最新资源