EDA考试题目复习重点

### EDA考试复习重点知识点梳理 #### EDA概念与方法 - **定义**: EDA（Electronic Design Automation，电子设计自动化）是一种通过计算机辅助的方式来进行电子系统设计的技术。 - **核心内容**: 包括了硬件描述语言（如VHDL）、仿真、综合、布局布线等一系列流程。 #### PLD（Programmable Logic Device，可编程逻辑器件） - **简单PLD编程原理**: PLD是通过改变内部连接关系来实现特定逻辑功能的一种集成电路。 - **查找表原理**: - 查找表（LUT, Look-Up Table）是构成FPGA的核心结构之一。 - 实现方法: 一般通过SRAM存储单元实现，通过输入信号索引相应的输出值。 - **FPGA与CPLD的可编程基础**: - **FPGA**: 基于查找表（LUT）和可编程互连结构。 - **CPLD**: 基于与或阵列结构。 - **特点对比**: - **FPGA**: - 可扩展性好。 - 适用于复杂的逻辑设计。 - 功耗较高。 - **CPLD**: - 结构紧凑。 - 适合小型系统设计。 - 功耗较低。 - **选用原则**: - 考虑设计复杂度、功耗需求、成本等因素。 #### 基于EDA的电子系统设计流程 - **基本步骤**: - 原理图/HDL文本输入: 设计电路原理图或编写硬件描述语言代码。 - 功能仿真: 验证设计的功能正确性。 - 综合: 将HDL代码转换成低层次的逻辑门电路。 - 适配: 根据具体目标器件进行布局布线。 - 时序仿真: 验证设计在时间上的正确性。 - 编程下载: 将设计结果下载到目标器件。 - 硬件测试: 对物理设备进行测试验证。 #### VHDL基本语法 - **标识符与数字表示**: 标识符用于命名实体、信号等，数字表示用于数值计算。 - **程序结构**: 包括实体、结构体、配置等。 - **组合逻辑电路与时序电路**: - **组合逻辑电路**: 输出仅取决于当前输入。 - **时序电路**: 输出不仅取决于当前输入还取决于历史输入序列。 - **状态机设计**: 一种重要的设计模式，用于处理一系列状态之间的转移。 - **并行与顺序语句**: - **并行语句**: 在硬件上可以同时执行。 - **顺序语句**: 按照指定顺序执行。 - **IF语句与进程语句**: - **IF语句**: 用于条件判断。 - **进程语句**: 控制硬件行为的关键语句。 - **数据类型**: - **信号**: 用于在不同的设计部分之间传递信息。 - **变量**: 局部存储单元，用于进程内部的数据操作。 #### 层次化设计 - **元件例化**: 重复利用设计模块。 - **函数与过程**: - **函数**: 返回一个值。 - **过程**: 不返回值，常用于数据处理。 - **程序包**: 包含一组相关的数据类型、常量、函数等。 - **IP核知识**: 即预先设计好的模块，可以直接集成到设计中。 - **软IP**: 仅包含高级抽象层的设计描述。 - **固IP**: 完成了综合过程的设计。 - **硬IP**: 已经布局布线完毕的设计。 #### EDA工具与库 - **EDA工具**: - **设计输入编译器**: 将设计转换成中间格式。 - **HDL综合器**: 从HDL描述到硬件电路。 - **仿真器**: 验证设计的正确性。 - **适配器**: 进行布局布线。 - **下载器**: 将设计加载到硬件中。 - **库**: - **标准库**: 如IEEE标准库。 - **数据包**: 提供常用数据类型，如`STD_LOGIC_1164`。 - **EDA、LPM的中文含义**: - **EDA**: 电子设计自动化。 - **LPM**: 参数可定制宏模块库。 - **EDA技术发展阶段**: - 从最初的简单逻辑设计工具到现在的高度集成化的设计平台。 #### VHDL设计实体与结构体 - **实体**: 描述设计的外部接口。 - **结构体**: 描述设计的内部逻辑功能。 - **端口类型**: - `IN`: 输入。 - `OUT`: 输出。 - `INOUT`: 输入/输出。 - `BUFFER`: 类似于`INOUT`，但在内部使用时有所不同。 - **库与程序包的使用**: - 使用标准库和程序包来定义数据类型和函数等。 #### 电路VHDL设计要点 - **不完整的IF语句与时序描述**: - IF语句常用于实现复杂的时序控制逻辑。 - **边沿检测**: - 上升沿、下降沿和电平触发等。 - **信号与变量的区别**: - **信号**: 代表物理连线。 - **变量**: 用于临时存储。 - **电子系统设计优化**: - **面积优化**: 减少资源占用。 - **速度优化**: 提高运行速度。 - **运算符重载**: - 改变运算符的行为以适应新的数据类型。 - **IF语句结构**: - 使用正确的结束语句。 - **常见电路的VHDL描述**: - 全加器、多路选择器、三态门等。 - **同步与异步时序设计**: - **同步时序**: 由时钟信号控制。 - **异步时序**: 不依赖于时钟信号。 - **Mealy型与Moore型状态机**: - **Mealy型**: 输出不仅取决于当前状态，还取决于当前输入。 - **Moore型**: 输出仅取决于当前状态。 武汉理工大学EDA考试重点涵盖了从EDA的基本概念到具体技术应用的方方面面，学生需熟练掌握这些知识点，并能够灵活运用到实际问题解决中。