基于FPGA的频率计verilog编程开发，通过RS232串口打印输出频率值,vivado2019.2平台开发。

基于FPGA的频率计verilog编程开发，通过RS232串口打印输出频率值,vivado2019.2平台开发。纯verilog开发，可以移植到Quartusii平台或者ISE平台。 1.领域：FPGA，频率计 2.内容：基于FPGA的频率计verilog编程开发，通过RS232串口打印输出频率值,vivado2019.2平台开发。 3.用处：用于频率计和串口编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文。