没有合适的资源?快使用搜索试试~ 我知道了~
温馨提示
含testbench,纯verilog开发的,没使用IP核,可以移植到ISE或者quartusii等平台。 1.领域:FPGA,直接数字频率合成器 2.内容:在vivado2019.2平台中verilog开发的DDS直接数字频率合成器,频率和相位控制字可配置+代码操作视频 3.用处:用于DDS编程学习 4.指向人群:本科,硕士,博士等教研使用 5.运行注意事项: 使用vivado2019.2或者更高版本测试,用软件打开FPGA工程,然后参考提供的操作录像视频跟着操作。 工程路径必须是英文,不能中文。
资源推荐
资源详情
资源评论
收起资源包目录
在vivado2019.2平台中verilog开发的DDS直接数字频率合成器,频率和相位控制字可配置+代码操作视频 (139个子文件)
操作录像0021.avi 7.9MB
elaborate.bat 1KB
simulate.bat 902B
compile.bat 832B
xsim_2.c 24KB
xsim_1.c 6KB
xsim_1.c 5KB
xsim.dbg 117KB
xsim.dbg 9KB
xsim.dbg 7KB
xsimk.exe 1.87MB
xsimk.exe 78KB
xsimk.exe 77KB
usage_statistics_ext_xsim.html 3KB
usage_statistics_ext_xsim.html 3KB
usage_statistics_ext_xsim.html 3KB
.xsim_webtallk.info 64B
.xsim_webtallk.info 64B
.xsim_webtallk.info 64B
xsimSettings.ini 1KB
xsimSettings.ini 1KB
xsimSettings.ini 1KB
xsim.ini 40B
webtalk_2328592.backup.jou 889B
webtalk_2327336.backup.jou 889B
webtalk_2171428.backup.jou 883B
webtalk_2178592.backup.jou 883B
webtalk_2328884.backup.jou 881B
webtalk.jou 881B
webtalk_2328592.backup.log 1KB
webtalk_2327336.backup.log 1KB
webtalk.log 1KB
webtalk_2328884.backup.log 1KB
webtalk_2171428.backup.log 1KB
webtalk_2178592.backup.log 1KB
elaborate.log 599B
xsimkernel.log 328B
xsimkernel.log 326B
xsimkernel.log 219B
xvlog.log 0B
xsimcrash.log 0B
xsimcrash.log 0B
xsimcrash.log 0B
compile.log 0B
simulate.log 0B
project_13.lpr 290B
xsim.mem 47KB
xsim.mem 4KB
xsim.mem 4KB
xsim_0.win64.obj 1.91MB
xsim_1.win64.obj 55KB
xsim_0.win64.obj 19KB
xsim_0.win64.obj 19KB
xsim_2.win64.obj 18KB
xsim_1.win64.obj 4KB
xsim_1.win64.obj 3KB
tb.out 13KB
xelab.pb 1KB
xvlog.pb 16B
final_test_vlog.prj 623B
top_tb_vlog.prj 459B
spll_tb_vlog.prj 237B
nco_tb_vlog.prj 235B
lut.py 359B
xsim.reloc 33KB
xsim.reloc 2KB
xsim.reloc 1KB
xil_defaultlib.rlx 1KB
xsim.rlx 864B
xsim.rlx 797B
xsim.rlx 791B
xsim.rtti 259B
xsim.rtti 259B
xsim.rtti 190B
vga_control_module3.sdb 182KB
@d@n@a_@sequence_@mapping_top.sdb 15KB
@scoreboard_clk.sdb 12KB
nco.sdb 8KB
@s@w_top.sdb 6KB
spll.sdb 5KB
fifo.sdb 4KB
glbl.sdb 4KB
@s@w_@p@e_clk.sdb 3KB
sync_module.sdb 3KB
integral_adder.sdb 2KB
final_test.sdb 2KB
spll_tb.sdb 2KB
vga_module.sdb 2KB
phase_detector.sdb 2KB
pi_filter.sdb 2KB
nco_tb.sdb 1KB
traceback_compare.sdb 1KB
pll_top.sdb 1KB
debouncer.sdb 1KB
top_tb.sdb 1KB
@debounce_@clock_@div.sdb 1KB
pll_module.sdb 602B
@flip_@flop.sdb 588B
xsim.svtype 66B
xsim.svtype 66B
共 139 条
- 1
- 2
fpga和matlab
- 粉丝: 17w+
- 资源: 2627
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
- 3
- 4
前往页