基于FPGA的FSK调制解调通信系统,verilog编程开发,vivado2019.2平台运行-源码 （169个子文件） 
tb.vcd.zip 2.29MB tb_behav.zip 1.58MB hw_tbv_behav.zip 81KB xsimk.zip 48KB xsimk.zip 37KB xsim_0.win64.zip 28KB xsim_0.win64.zip 20KB xsim.mem.zip 11KB xsim.mem.zip 9KB sin_lut_table.zip 9KB xsim.dbg.zip 8KB @f@f@t16.zip 8KB xsim.reloc.zip 7KB hw_tbv.zip 6KB xsim.dbg.zip 6KB xsim.reloc.zip 4KB @f@f@t8.zip 4KB @wave_@r@o@m128.zip 3KB hw_dut.zip 3KB ISEWrap.js.zip 3KB ISEWrap.js.zip 3KB @w@r@o@m128.zip 3KB sin_lut_table.zip 3KB sine.zip 2KB sine.zip 2KB @f@f@t128.zip 2KB @f@f@t128_tb.zip 2KB project_11.zip 2KB xsim_1.win64.zip 2KB @r@o@t@a@t@o@r128.zip 2KB xfilter.zip 2KB @m@p@u@c924_383.zip 2KB xsim_1.win64.zip 2KB xsim_1.c.zip 2KB yfilter.zip 2KB uart_top.zip 2KB xsim.xdbg.zip 2KB @m@p@u@c541.zip 2KB xsim.xdbg.zip 2KB xsim_1.c.zip 2KB @m@p@u@c1307.zip 2KB @c@n@o@r@m_1.zip 2KB hw_fifo.zip 2KB @m@p@u@c707.zip 2KB @c@n@o@r@m_2.zip 2KB @b@u@f@r@a@m128@c_1.zip 1KB @r@a@m2x128@c.zip 1KB gen_run.zip 1KB @b@u@f@r@a@m128@c_2.zip 1KB webtalk_pa.zip 1KB glbl.zip 1KB dualport@b@r@a@m.zip 1KB isedgevertical.zip 1KB synchronizer.zip 1KB bufferin.zip 1KB uart_top.tcl.zip 1KB synchronizer_impl.zip 1KB isedgehorizontal.zip 1KB @f@s@k_modulator.zip 1KB vivado.pb.zip 1KB tb.zip 1KB usage_statistics_ext_xsim.html.zip 1KB usage_statistics_ext_xsim.html.zip 1KB uart_top.vds.zip 1KB my_dds.zip 1KB runme.log.zip 1KB usage_statistics_ext_xsim.xml.zip 998B serializer.zip 994B usage_statistics_ext_xsim.xml.zip 990B @f@s@k_@d@emodulator.zip 990B xsim_webtalk.zip 973B xelab.zip 967B synchronizer.zip 944B gui_handlers.zip 900B queue.zip 889B ISEWrap.sh.zip 870B ISEWrap.sh.zip 870B sinus_gen.zip 796B rundef.zip 781B gen_run.zip 768B runme.sh.zip 762B webtalk_521536.backup.log.zip 760B webtalk_679064.backup.log.zip 757B webtalk_703544.backup.log.zip 757B rundef.zip 737B synthesis.zip 731B runme.sh.zip 730B elaborate.log.zip 708B glbl.zip 688B project.zip 648B edge_det.zip 630B elaborate.bat.zip 624B webtalk_1085572.backup.log.zip 608B webtalk_509864.backup.log.zip 608B FSK_modulator.zip 587B webtalk.log.zip 576B tb.zip 574B xsim.rlx.zip 570B xsim.rlx.zip 564B simulate.bat.zip 557B共 169 条
- 1
- 2
资源评论
2301_774735202024-03-17简直是宝藏资源，实用价值很高，支持！
mYlEaVeiSmVp
- 粉丝: 2212
- 资源: 19万+
下载权益
C知道特权
VIP文章
课程特权
VIP享7折，此内容立减3.57元 开通VIP
最新资源
- 5G SRM815模组原理框图.jpg
- T型3电平逆变器，lcl滤波器滤波器参数计算，半导体损耗计算，逆变电感参数设计损耗计算 mathcad格式输出，方便修改 同时支持plecs损耗仿真，基于plecs的闭环仿真，电压外环，电流内环
- 毒舌（解锁版）.apk
- 显示HEX、S19、Bin、VBF等其他汽车制造商特定的文件格式
- 操作系统实验 Ucore lab5
- 8bit逐次逼近型SAR ADC电路设计成品 入门时期的第三款sarADC，适合新手学习等 包括电路文件和详细设计文档 smic0.18工艺，单端结构，3.3V供电 整体采样率500k，可实现基
- 操作系统实验 ucorelab4内核线程管理
- 脉冲注入法，持续注入，启动低速运行过程中注入，电感法，ipd，力矩保持，无霍尔无感方案，媲美有霍尔效果 bldc控制器方案，无刷电机 提供源码，原理图
- Matlab Simulink#直驱永磁风电机组并网仿真模型 基于永磁直驱式风机并网仿真模型 采用背靠背双PWM变流器，先整流，再逆变 不仅实现电机侧的有功、无功功率的解耦控制和转速调节,而且能实
- 157389节奏盒子地狱模式第三阶段7.apk
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
