针对Verilog 的Testbench 例程
4星 · 超过85%的资源 需积分: 48 136 浏览量
2011-07-18
13:46:41
上传
评论 8
收藏 327KB RAR 举报 
testbench_demo.rar （52个子文件） 
testbench_demo 
tb.v 2KB DEMO.h 0B hdb3d.v 5KB demo.lpf 51B top.v 2KB e1cdr.v 6KB demo.jid 340B DEMO.ini 0B tb.vdo 428B automake.log 624B chipsim.err 0B hdb3e.v 5KB DEMO.syn 354B demo.rev 79B vsim.wlf 368KB work e1cdr _primary.vhd 473B _primary.dat 6KB verilog.psm 58KB tb _primary.vhd 64B _primary.dat 735B verilog.psm 9KB hdb3d _primary.vhd 430B _primary.dat 4KB verilog.psm 37KB hdb3e _primary.vhd 387B _primary.dat 4KB verilog.psm 36KB _temp top _primary.vhd 555B _primary.dat 948B verilog.psm 5KB _info 761B e1cdr.naf 106B hdb3e.jhd 28B hdb3d.naf 85B tb_tff.udo 296B hdb3d.jhd 28B DEMO.pt 6B transcript 4KB DEMO_tcl.ini 77B syndos.env 2KB DEMO.lct 1KB top.naf 139B DEMO.lci 1KB e1cdr.jhd 28B
使用说明.doc 21KB hdb3e.naf 73B DEMO.tcl 62KB demo.rvp 298B DEMO.mt 11B top.jhd 138B top.tfi 2KB DEMO.STY 85B
- 1
- 2
前往页