没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
verilog—testbench编写方法
verilog—testbench编写方法
verilog
testbench
需积分: 50
35 下载量
91 浏览量
2012-08-16
20:52:58
上传
评论
收藏
238KB
PDF
举报
温馨提示
立即下载
verilog编写testbench的注意事项,有实例辅助说明
资源推荐
资源评论
教你怎样编写verilog的testbench
浏览:14
3星 · 编辑精心推荐
众所周知,编写testbench对于用verilog编写程序是非常重要的,本文件可以帮您理解testbench的编写方法
verilog 的testbench的编写
浏览:123
3星 · 编辑精心推荐
本文档中详细介绍了如何编写testbench以及它的优点,对于学习编写testbench的同学会很有帮助的。
简单verilog testbench
浏览:78
简单verilog testbench `timescale 1ns/1ns module tb_jet_ctrl_top(); parameter U_DLY = 1; integer i; reg rst_n; reg clk; reg [ 7:0] cpu_dat; reg [11:8]
针对Verilog 的Testbench 例程
浏览:21
4星 · 用户满意度95%
针对Verilog 的Testbench 例程,需要写Testbench 可以参考……
verilog testbench
浏览:81
verilog testbench 的寫法入門
verilog testbench.rar
浏览:54
verilog testbench编写指南,此文档个人整理的经典资料,内容全,入门容易
Verilog Testbench
浏览:11
4星 · 用户满意度95%
文件虽然很小,但是当你读完这些你会对Verilog Testbench文件的编写有所了解,确实很经典,有很多经典例程不容错过!
Verilog Testbench Coding Style
浏览:23
Verilog Testbench从零开始编写
verilog testbench的写法
浏览:111
5星 · 资源好评率100%
介绍硬件设计过程中编写测试平台,全面仿真测试设计的RTL电路
编写verilog测试验证程序 如何编写测试验证程序(test bench)
浏览:58
5星 · 资源好评率100%
编写verilog测试验证程序 如何编写测试验证程序(test bench)
cordic的verilog实现包含testbench
浏览:43
用veriolg实现16级流水线结构的cordic加速器,该加速器可求出正弦,余弦值。文件中采用了两种测试机制。一种是从外部读取测试向量;另一种是用循环扫描的方式测试。测试结果都已文件的形式输出,并且在控制台上打印。
10位计数器(异步复位)的verilog HDL程序
浏览:140
5星 · 资源好评率100%
采用异步复位的十进制计数器,捕捉到reset的低电平时清零而不用等待时钟的上升沿到来.
testbench教程verilog
浏览:32
5星 · 资源好评率100%
testbench教程针对veril进行描述的
超级全面Testbench教程,Verilog和VHDL的.zip
浏览:75
5星 · 资源好评率100%
你能在本网站找到的所有的Testbench教程,都在这里面。
可以自动生成Verilog的Testbench的Perl脚本
浏览:23
3星 · 编辑精心推荐
以后不需要再手写Testbech了,直接用这个就可以,输入你的verilog源码,直接就生成了可以测试的Testbench了。
VerilogHDL及其Testbench编写
浏览:141
在RTL级仿真时需要编写testbench进行仿真测试,VerilogHDL及其Testbench编写详细介绍了常见模块的编写
testbench的入门和提高
浏览:13
4星 · 用户满意度95%
testbench的快速入门 一本是编写的基本结构, 另一本是提高。
verilog test bench
浏览:11
4星 · 用户满意度95%
verilog test bench,编写verilog testbench 的权威资料
testbench编写技巧
浏览:142
基于verilog语言的testbench编写方法介绍
基于Verilog二分频的testbench源码
浏览:138
使用Verilog语言编写的二分频testbench的源代码,可以直接加入仿真软件中进行仿真测试。
异步FIFO Verilog源码与testbench
浏览:9
3星 · 编辑精心推荐
网上有很多关于同步FIFO和异步FIFO的源码,个人觉得不易理解,故上传本人最近写的源码,与大家一起分享
cpu设计实例-verilog
浏览:196
5星 · 资源好评率100%
cpu设计实例-verilog,通过这个文档 你可以很快的入手如何设计一份8位的cpu,其中的指令码位16位
windows2008 for weblogic集群 一步一步即可完成,简单易懂
浏览:112
在windows2008下配置weblogic集群,实现应用集群,本文档是经过实践编写出来,一步一步进行十分的详细,对于初学者是个很好的文档。只需要安装要求即可完成。本文档谢绝转摘,是某行政机关单位的实施文档。
Xilinx ISE使用教程,测试代码
浏览:189
1.复习如何编写较复杂的测试文件,对所做的设计 进行完整的测试和验证。 2.掌握组织模块测试的常用方法;学会编写常用的 测试代码。
verilog和vhdl Testbench编程指南
浏览:37
verilog和vhdl Testbench编程指南,详细讲解了VHDL和Verilog的Testbench的编写,测试信号的编写等
testbench的编写方法
浏览:96
5星 · 资源好评率100%
用于在MODELsim 仿真中testbench 的编写方法
i2c_master verilog源码与testbench
浏览:12
5星 · 资源好评率100%
i2c主控的verilog源码,可实现控制诸如24C02的I2C器件。支持选择性写/读,支持连续的写/读。
Verilog编写串并转换,包含modsim编写的testbench文件
浏览:57
Verilog编写串并转换,包含modsim编写的testbench文件
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
maggady
粉丝: 1
资源:
8
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于matlab数字图像处理的扑克牌图像识别系统代码36
基于matlab的bp神经网络手写数字和字母识别系统代码35
JEnv.zip
数学建模算法及 Python 代码实现(下载即用).zip
三菱PLC例程源码九层九站电梯
基于matlabCNN卷积神经网络手写汉字识别系统代码34
fastText增量训练版本代码
三菱PLC例程源码精工部圆盘机出货时程序OK
基于matlab卷积神经网络手写数字识别系统代码33
三菱PLC例程源码经典用三菱Q172运动控制器的数片机程序
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功