没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
FPGA VHDL 数字时钟
FPGA VHDL 数字时钟
FPGA
VHDL
数字时钟
需积分: 10
8 下载量
73 浏览量
2013-03-16
10:39:06
上传
评论
1
收藏
470KB
PDF
举报
温馨提示
立即下载
FPGA VHDL 数字时钟 FPGA VHDL 数字时钟
资源推荐
资源评论
VHDL数字时钟
浏览:125
数字时钟,vhdl语言写的
基于VHDL的数字时钟
浏览:54
3星 · 编辑精心推荐
基于vhdl语言设计的数字时钟,具有设置时间和闹钟和整点报时的功能,并且在设置时间和闹钟时,数码管闪烁。
数字时钟(VHDL语言)
浏览:94
4星 · 用户满意度95%
在MAX+plusⅡ软件平台上,熟练运用VHDL语言,完成数字时钟设计的软件编程、编译、综合、仿真,使用EDA实验箱,实现数字时钟的硬件功能。
基于FPGA数字时钟的设计(VHDL代码)
浏览:65
5星 · 资源好评率100%
采用VHDL语言编写的数字时钟主要可以实现以下功能 (1)通电后从“00:00:00:00”开始显示,采用24小时制进行时间显示; (2)设计复位开关和启停开关,复位开关可以在任何情况下使用,使用以后计时器清零,并做好...
基于FPGA的数字钟设计(VHDL语言实现).doc
浏览:176
5星 · 资源好评率100%
基于FPGA的数字钟设计(VHDL语言实现).doc
vhdl 数字时钟
浏览:102
5星 · 资源好评率100%
可以用FPGA实现数码管的时钟显示,并且可以通过按键校时
基于FPGA 多功能数字钟程序
浏览:77
5星 · 资源好评率100%
FPGA vhdl编写的多功能数字钟程序 包含时钟功能 调时功能 报时功能
VHDL语言的数字时钟
浏览:109
该数字时钟是用VHDL语言编写的,是完整的软件和硬件实现。内有详细的模块连接图、引脚连接图和详细的程序。
基于VHDL的数字时钟设计
浏览:64
用VHDL语言设计数字时钟,完整代码,加说明,详细介绍了时钟设计,通俗易懂
基于VHDL的数字时钟的设计
浏览:41
随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出.EDA技术就是依赖功能强大的计算机,在EDA工具软件平台上,对以硬件描述语言VHDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑优化和仿真测试,直至实现既定的电子线路系统功能.本文介绍了基于VHDL硬件描述语言设计的多功能数字时钟的思路和技巧.在QuartusⅡ开发环境中编译和仿真
数字时钟(VHDL)
浏览:6
数字时钟实验秒分时的计数,且有调表和定时报警功能
数字时钟[VHDL]
浏览:20
数字时钟设计,是VHDL语言写的,绝对和运行》这是我的上机考试做的
数字时钟_FPGAVHDL_数字时钟设计_数字时钟_
浏览:17
5星 · 资源好评率100%
利用VHDL设计一个数字电子钟,使其具有如下基本功能: (1)能够实现时、分、秒计时并以数字形式显示,时、分、秒各占2位; (2)能够通过按键校正时间和复位; (3)能够输出用于6位数码管动态扫描显示的控制信息;...
VHDL数字时钟设计(可用)
浏览:114
个人数字逻辑课程设计作品,全部编译通过在实验板上可行,传上来分享一下,希望对大家有帮助。
VHDL数字时钟设计
浏览:155
基于VHDL的数字时钟设计,可在quatus2上编译,用于FPGA开发入门。
基于vhdl的数字时钟,时间可调
浏览:166
用VHDL写的数字时钟 在CYCLONE2上验证通过
FPGA时钟 vhdl代码
浏览:188
FPGA时钟 vhdl代码 四位数码管 时分、分秒切换
数字时钟 VHDL程序
浏览:148
4星 · 用户满意度95%
用FPGA设计一电子时钟,时间有时、分、秒,并分别用七段数码管显示出来。要求:时间增减可调,数码管动态显示。
数字时钟设计VHDL
浏览:178
4星 · 用户满意度95%
设计一个可以计时的数字时钟,其显示时间范围是00:00:00~23:59:59,且该时钟具有暂停计时、清零等功能。
FPGA时钟 VHDL语言实现
浏览:74
FPGA时钟 VHDL语言实现,使用 quartus 9.1 完成,该软件打开可直接上板测试。
数字时钟VHDL代码
浏览:56
3星 · 编辑精心推荐
数字时钟VHDL代码 通过编译的数码显示时钟
数字时钟_VHDL程序 数字时钟_VHDL程序
浏览:148
3星 · 编辑精心推荐
数字时钟_VHDL程序 数字时钟_VHDL程序 数字时钟_VHDL程序
基于FPGA 的数字时钟
浏览:160
4星 · 用户满意度95%
基于fpga的数字时钟,采用VHDL语言编写,可校时、校分,整点报时。
基于fpga的数字钟设计
浏览:87
针对于fpga的数字钟设计,vhdl源码,课程设计必备
基于FPGA的数字时钟设计
浏览:70
5星 · 资源好评率100%
EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成,其中...
FPGA的数字时钟设计(VHDL语言编写)
浏览:173
时钟功能:完成分/时的正确计数并显示,由于数码管数目的限制,用发光二极管提示秒; 闹钟定时:可设置一组闹钟,并可在需要时将其关闭,利用二极管的发光代替扬声器的发声; 时钟校时:可以分别对分/时钟进行...
基于fpga的数字时钟
浏览:183
基本的计时功能,外加校时、分功能,以及闹钟发声模块·····修正了计时不准确的bug
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
yalabohan
粉丝: 1
资源:
5
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
VID_20230405_104217.mp4
ffmpeg android libx265
剪辑软件安装包FastStone简易版
proteus7.5masm环境安装包
毕业设计基于JAVA语言的跨平台文档在线阅读器.zip
基于51单片机的智能温控风扇(代码+仿真)
钢筋长度超限检测检数据集VOC+YOLO格式215张1类别.7z
输出月份英文名pta 输出月份英文名pta
输出月份英文名pta 输出月份英文名pta
输出月份 英文名pta 输出月份 英文名pta
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功