下载 >  开发技术 >  硬件开发 > 基于vhdl的数字时钟,时间可调

基于vhdl的数字时钟,时间可调 评分:

用VHDL写的数字时钟 在CYCLONE2上验证通过
2014-05-17 上传大小:748KB
分享
收藏 举报
基于VHDL实现的多功能电子钟设计
vhdl编写的电子钟

1、该程序可以实现时钟走时和校时 2、一个键控制模式(走时、校时),3个按键分别对应秒,分,时,按一下+1 3、上实验板的时候,重新选择芯片和管脚就可以了~

立即下载
数字钟VHDL源代码

数字钟源代码,实现了闹钟,校时,显示,和设置功能。

立即下载
基于VHDL的数字钟设计
具有校时功能的十二小时电子钟

十二小时电子钟是一个以数字电路为基础的电路系统。

立即下载
VHDL电子钟设计及多种功能

包含时间显示,校时,闹钟,秒表,数码管亮度改变等

立即下载
数字逻辑 课程设计 多功能电子钟 Quartus II
完整版 VHDL设计数字电子时钟
24小时数字钟VHDL程序代码

1、24小时计数显示; 2、具有校时功能(时,分) ; 附加要求: 1、实现闹钟功能(定时,闹响);

立即下载
求大神VHDL数字时钟设计 所有的源程序 编译和仿真
VHDL数字时钟设计
基于VHDL的多功能数字时钟设计

用VHDL硬件描述语言,在实验箱上设计多功能数字时钟,可以实现时间设置、闹钟设置、整点响铃的功能,并可以通过VGA接口将时间显示在外接显示屏上

立即下载
数字时钟vhdl实现

数字时钟的VHDL实现,只有时钟和分钟,初学勿喷,共同讨论

立即下载
VHDL 数字钟(设置时间闪烁)

该程序实现一个数字钟,带调整时间功能,在调整时间时,对应的位置闪烁显示。 CLR 为清零端,该键为‘1’时,时钟显示”000000“; EN 计数使能端,该键为‘1’时,时钟停止; MODE 模式选择按钮,在4种模式下循环:正常-小时调整-分调整-秒调整。 INC 调整时间按钮,该键为‘1’时,对应位置加1;

立即下载
数字时钟,c源程序代码,可实现年月日时分秒显示

数字时钟,c源程序代码,可实现年月日时分秒显

立即下载
基于VHDL的数字时钟设计

用VHDL语言设计数字时钟,完整代码,加说明,详细介绍了时钟设计,通俗易懂

立即下载
FPGA开发板VHDL设计的数字钟

FPGA开发板VHDL设计的数字钟 FPGA开发板VHDL设计的数字钟

立即下载
vhdl整点报时数字时钟

用vhdl语言编写的数字时钟,可以挣点报时,报时为一段音乐,可以任意调节分和调时。

立即下载
EDA数字时钟

基于VHDL的数字时钟

立即下载
基于VHDL语言简易数字时钟 6位数码管显示

基于VHDL语言简易数字时钟 6位数码管显示

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于vhdl的数字时钟,时间可调

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: