基于FPGA的数字时钟设计

所需积分/C币:49 2010-06-16 15:59:34 1.62MB APPLICATION/MSWORD
收藏 收藏 17
举报

EDA技术在电子系统设计领域越来越普及,本设计主要利用VHDL和C语言在FPGA实验板上设计一个电子数字钟,它的计时周期为24小时,显示满刻度为23时59分59秒、。总的程序由几个各具不同功能的单元模块程序拼接而成,其中包括分频程序模块、时分秒计数模块、处理器及外设模块,并且使用QuartusII运用VHDL语言对分频和计数两个模块进行硬件电路设计和电路波形仿真,运用sopc技术嵌入内核并创建了系统所需的外部设备FLASH和SRAM软件通过使用NiosII运用C语言进行编程然后下载到硬件电路中,并在FPGA实验板上进行调试和验证。该设计采用自顶向下、混合输入方式(原理图输入—顶层文件连接和VH

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    一个资源只可评论一次,评论内容不能少于5个字
    不二年华 内容不错,正在做这个很有用
    2020-04-25
    回复
    weixin_38680040 可以的,能用
    2018-04-16
    回复
    qq_41298608 挺不错的程序
    2017-12-20
    回复
    十个美梦 不错的,就是积分太多了
    2014-06-23
    回复
    可以用,不错的程序,谢谢分享
    2014-05-12
    回复
    u010341592 正在做实验,内容挺全,有帮助
    2014-03-06
    回复
    坏坏虎 对我帮助不小
    2013-11-13
    回复
    lvjunyi1990 在做实验,很有参考价值
    2013-11-05
    回复
    amosvic 一个小程序 不过还是很好 哦哦 、大家多下载奥
    2013-04-05
    回复
    静静木子 内容大致完整,如果再详细点就更好了!
    2013-03-08
    回复
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐