下载 >  课程资源 >  嵌入式 > vhdl 数字时钟

vhdl 数字时钟 评分:

可以用FPGA实现数码管的时钟显示,并且可以通过按键校时
2016-06-17 上传大小:1.75MB
分享
收藏 举报

评论 共1条

taolangjing 好资料,不错
2019-07-28
回复
数字时钟vhdl实现

数字时钟的VHDL实现,只有时钟和分钟,初学勿喷,共同讨论

立即下载
完整版 VHDL设计数字电子时钟

有完整的代码,也有设计好的完整的程序工程, 拿到手后可以直接在Quartus2上运行,还附有设计报告,包含连接图和仿真图!

立即下载
vhdl整点报时数字时钟

用vhdl语言编写的数字时钟,可以挣点报时,报时为一段音乐,可以任意调节分和调时。

立即下载
基于VHDL的多功能数字时钟设计

用VHDL硬件描述语言,在实验箱上设计多功能数字时钟,可以实现时间设置、闹钟设置、整点响铃的功能,并可以通过VGA接口将时间显示在外接显示屏上

立即下载
基于vhdl数字时钟,时间可调

用VHDL写的数字时钟 在CYCLONE2上验证通过

立即下载
VHDL 数字钟(设置时间闪烁)

该程序实现一个数字钟,带调整时间功能,在调整时间时,对应的位置闪烁显示。 CLR 为清零端,该键为‘1’时,时钟显示”000000“; EN 计数使能端,该键为‘1’时,时钟停止; MODE 模式选择按钮,在4种模式下循环:正常-小时调整-分调整-秒调整。 INC 调整时间按钮,该键为‘1’时,对应位置加1;

立即下载
数字时钟_VHDL程序 数字时钟_VHDL程序

数字时钟_VHDL程序 数字时钟_VHDL程序 数字时钟_VHDL程序

立即下载
用Quartus2编的数字时钟(VHDL语言)

用Quartus2编的数字时钟 VHDL语言 可以开始停止,清零,调整时间,还会整点报时

立即下载
FPGA VHDL 数字时钟

FPGA VHDL 数字时钟 FPGA VHDL 数字时钟

立即下载
VHDL实现的多功能数字时钟

功能描述: 1、基本时、分、秒的显示(24时制) 2、支持年、月、日显示(闰年判断) 3、支持秒表功能,可计时、可暂停 4、能够实现闹钟的功能(音乐播放) 5、能够对以上各参数进行手动设置 6、支持LCD显示 附实验报告、使用说明和VHDL源码, 功能全面,可下载到DE2板上运行

立即下载
FPGA的数字时钟设计(VHDL语言编写)

时钟功能:完成分/时的正确计数并显示,由于数码管数目的限制,用发光二极管提示秒; 闹钟定时:可设置一组闹钟,并可在需要时将其关闭,利用二极管的发光代替扬声器的发声; 时钟校时:可以分别对分/时钟进行调整; 整点响铃:整点前十秒起发出提示音,利用二极管的发光代替扬声器的发声。

立即下载
电子时钟 可整点报时 基于VHDL

电子时钟 可整点报时 基于VHDL,对应有多个模块时,分,秒!

立即下载
基于VHDL的数字时钟设计

用VHDL语言设计数字时钟,完整代码,加说明,详细介绍了时钟设计,通俗易懂

立即下载
FPGA开发板VHDL设计的数字钟

FPGA开发板VHDL设计的数字钟 FPGA开发板VHDL设计的数字钟

立即下载
数电课程设计VHDL多功能电子钟

数电课程设计VHDL多功能电子钟报告以及源代码

立即下载
基于VHDL语言简易数字时钟 6位数码管显示

基于VHDL语言简易数字时钟 6位数码管显示

立即下载
VHDL数字时钟

VHDL数字时钟

立即下载
EDA技术与VHDL 电子时钟课程设计报告

数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。电路通过使用数字元件,采用三个计数器来构成完成二十四小时的数字钟设计,并且将译码器和二选一数字选择器配合使用来完成动时间写出。此外,使能端和复位端控制信号用来控制电路,使得该电路可以完成保持、清零、预置时间、等一系列的功能。

立即下载
EDA数字时钟

基于VHDL的数字时钟

立即下载
vhdl数字时钟

  CLK1:1KHZ --作为动态显示扫描时钟及500ms计数时钟   CLK2:1HZ --作为时钟控制信号 CS1:自动秒个位进十位控制;CS2:自动秒进分控制位;Cm1:自动分个位进十位控制   Cm2:自动分进时控制位 ; Ch1:自动时个位进十位控制位    Key1,key2:按键1,按键2    Ck1,按键1去抖动后控制位    K1:00正常显示,01调秒同时秒位闪烁,10调分同时分位闪烁,      11调时同时时位闪烁    Ck2:按键二按下产生一个上升沿脉冲从而作为手动调整时钟的脉冲    Cp:闪烁控制位,500ms取反一次    Clk02:选用按键

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

vhdl 数字时钟

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
3 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: