锁相环芯片

本专辑为您列举一些锁相环芯片方面的下载的内容,锁相环芯片等资源。把最新最全的锁相环芯片推荐给您,让您轻松找到相关应用信息,并提供锁相环芯片下载等功能。本站致力于为用户提供更好的下载体验，如未能找到锁相环芯片相关内容，可进行网站注册，如有最新锁相环芯片相关资源信息会推送给您。

阅读全文

锁相环芯片

: PLL 锁相环芯片HMC833 HMC830芯片FPGA控制VERILOG驱动程序源码 PLL 锁相环芯片HMC833 HMC830芯片FPGA控制VERILOG驱动程序源码 module HMC833( clk,rst,din_N,din_F,din_Rdiv,trig_in, //trig_in posedge pulse valid SEN,SDI,SCK, park_cs, vco_r2, vco_r3 `...
评级：5 浏览量：546 收藏量：3 资源大小：7KB 上传时间：2023-06-02

: ADI公司锁相环芯片ADF4351设计原理图 ADF4351原理图个人觉得很有参考价值，新手小白可以借鉴参考一下还是有点作用的
评级：1 浏览量：1293 收藏量：1 资源大小：202KB 上传时间：2018-09-07

: AD9550数据手册-高精度锁相环芯片 AD9550数据手册-高精度锁相环芯片
评级：0 浏览量：161 收藏量：0 资源大小：374KB 上传时间：2023-04-27

: 几种锁相环芯片在移动通信及其他环境中的应用.pdf 几种锁相环芯片在移动通信及其他环境中的应用.pdf
评级：0 浏览量：171 收藏量：0 资源大小：245KB 上传时间：2021-07-26

: 基于HMC833 小数N分频PLL锁相环芯片FPGA控制程序verilog驱动程序代码.zip 基于HMC833 小数N分频PLL锁相环芯片FPGA控制程序verilog驱动程序代码，，可以直接控制HMC830，HMC833，可做为你的学习设计参考。 module HMC833( clk,rst,din_N,din_F,din_Rdiv,trig_in, //trig_in posedge pulse ...
评级：0 浏览量：14 收藏量：0 资源大小：2KB 上传时间：2024-04-26

: 锁相环芯片adf4106程序这时AD公司锁相环芯片adf4103的程序。使用P89LPC901单片机进行处理。
评级：5 浏览量：196 收藏量：0 资源大小：1KB 上传时间：2009-08-06

: HMC833 小数N分频PLL锁相环芯片-FPGA控制程序verilog驱动程序 HMC833 小数N分频PLL锁相环芯片_FPGA控制程序verilog驱动程序，可以直接控制HMC830，HMC833，可做为你的学习设计参考。 module HMC833( clk,rst,din_N,din_F,din_Rdiv,trig_in, //trig_in posedge pulse valid ...
评级：5 浏览量：557 收藏量：3 资源大小：7KB 上传时间：2022-03-22

: 一种基于CMOS工艺的电荷泵锁相环芯片的设计本文介绍了一种基于CMOS工艺的电荷泵锁相环芯片的设计
评级：0 浏览量：94 收藏量：0 资源大小：76KB 上传时间：2020-08-05

: 通信与网络中的用于基站的 PLLatinum 锁相环芯片 无论在管脚还是软件方面，这两款型号分别为LMX2346 及 LMX2347 的新一代固定射频锁相环路，都可与目前的LMX2323 锁相环路兼容，使采用这两款芯片的客户可以轻易将系统升级。 LMX2346及LMX2347 两款芯片的相位噪音...
评级：0 浏览量：201 收藏量：0 资源大小：57KB 上传时间：2020-12-08

: 基于PHEMT工艺的5GHz锁相环芯片 (2004年) 给出了基于02μm砷化镓赝晶高电子迁移率器件工艺设计的高速锁相环芯片的电路结构、性能分析与测试结果。芯片采用吉尔伯特结构的鉴相器和交叉耦合负阻差分环形压控振荡器，总面积为115mm×075mm。锁定时中心工作频率...
评级：0 浏览量：56 收藏量：0 资源大小：345KB 上传时间：2021-05-27

: 锁相环芯片LMX2306的51控制程序 锁相环芯片LMX2306的51控制程序，很容易看明白，对初学者有帮助。
评级：5 浏览量：334 收藏量：3 资源大小：53KB 上传时间：2013-05-10

: 集成锁相环芯片Si4133 集成锁相环芯片Si4133的数据手册，包含Si4133-BT和Si4133-BM
评级：0 浏览量：182 收藏量：0 资源大小：714KB 上传时间：2013-06-13

: 芯片资料常用锁相环电路.rar 免责声明：资料部分来源于合法的互联网渠道收集和整理，部分自己学习积累成果，供大家学习参考与交流。收取的费用仅用于收集和整理资料耗费时间的酬劳。本人尊重原创作者或出版方，资料版权归原作者或出版方所有，...
评级：0 浏览量：22 收藏量：0 资源大小：38KB 上传时间：2023-03-02

: 锁相环芯片MB1501源代码 MB1501是构成锁相环常用的芯片，本程序实现对输入锁定频率的任意设置。
评级：5 浏览量：147 收藏量：0 资源大小：2KB 上传时间：2009-07-19

: 数字锁相环PLL.zip 数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。
评级：0 浏览量：211 收藏量：4 资源大小：3.17MB 上传时间：2020-06-28

: 电源技术中的锁相环 CD4046 原理及应用 锁相环 CD4046 原理及应用　锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。锁相环主要由...
评级：0 浏览量：401 收藏量：0 资源大小：86KB 上传时间：2020-12-09

: AD公司的锁相环芯片ADF4350例程 AD公司的锁相环芯片ADF4350的开发例程
评级：5 浏览量：140 收藏量：4 资源大小：67KB 上传时间：2010-07-26

: 集成锁相环芯片Si4133的应用及调试.pdf 利用集成锁相环芯片Si4133 设计了434 MHz 的超外差发射/ 接收机本振。介绍芯片外围调整振荡回路总电感来设置中心频率和输出匹配的方法;利用芯片的I2C 总线接口对N、R 两个分频寄存器进行编程,讨论影响锁相环输出...
评级：0 浏览量：183 收藏量：0 资源大小：414KB 上传时间：2010-08-21

: CD4046锁相环proteus仿真.rar 锁相环的Proteus仿真验证，原理介绍，cd4046芯片介绍用锁相环实现的频率合成器既有频率稳定度高又有改换频率方便的优点。能实现输出频率N倍于输入频率(fo=N•fi)，且在一定频率范围内其输出信号的稳定度完全跟踪...
评级：5 浏览量：2779 收藏量：23 资源大小：1.65MB 上传时间：2020-03-13

: 锁相环资料_锁相环文档_ 锁相环相关资料，包括设计文档，北斗应用，相关芯片等
评级：0 浏览量：45 收藏量：0 资源大小：1.79MB 上传时间：2021-09-30

: 模拟技术中的基于锁相环的低频函数发生器摘要：介绍了锁相环的原理以及Freescale 公司的锁相环频率合成器件MC145151- 2 的主要特点，给出了MC145151- 2 和ICL8038 低频锁相环函数发生器的工作原理、设计思想、电路结构、模块设计方法及其电路原理图。...
评级：0 浏览量：125 收藏量：0 资源大小：389KB 上传时间：2020-10-21

: ADI锁相环常见问题解答 ADI 是高性能模拟器件供应商，在锁相环领域已有十多的的设计经验。到目前为止， ADI 的 ADF 系列锁相环产品所能综合的频率可达 8GHz，几乎能够涵盖目前所有无线通信系统的频段。 ADF 系列 PLL 频率合成器不仅包括...
评级：0 浏览量：20 收藏量：0 资源大小：519KB 上传时间：2024-04-02

: 锁相环开发+PLL芯片+LMX2595中文数据手册 LMX2595高性能宽带合成器可生成10MHz-20GHz范围内的任何频率。集成的倍频器用于生成 15GHz以上的频率。品质因数为-236dBc/Hz的高性能PLL和高鉴相频率可实现非常低的带内噪声和集成抖动。高速N分频器没有预分频器，...
评级：0 浏览量：89 收藏量：3 资源大小：3.82MB 上传时间：2023-12-26

: 基于PE3236芯片的锁相环频率合成电路研究.pdf 基于PE3236芯片的锁相环频率合成电路研究.pdf
评级：0 浏览量：86 收藏量：0 资源大小：2.12MB 上传时间：2021-07-26

: 锁相环PLL+鉴相器芯片ADF4002+中文数据手册 ADI公司鉴相器芯片ADF4002的中文数据手册可用于锁相环PLL电路、信号跟随电路；
评级：0 浏览量：14 收藏量：0 资源大小：1.43MB 上传时间：2024-04-30

: 基于MC145152-2芯片的频率合成器的设计 1 引　言　频率合成技术是现代通信的重要组成部分，它是将一个高稳定度和高准确...2　MC145152－2芯片的特点及功能　MC145152－2芯片是摩托罗拉公司生产的锁相环频率合成器专用芯片。它是MC145152－1芯片的改进型。MC1
评级：0 浏览量：209 收藏量：0 资源大小：212KB 上传时间：2021-01-19

: 锁相环产品PLL芯片技术介绍.docx 锁相环产品PLL芯片技术介绍.docx
评级：0 浏览量：106 收藏量：1 资源大小：147KB 上传时间：2021-10-26

: 论文研究-应用于手机DDR控制芯片的延迟锁相环设计 .pdf 应用于手机DDR控制芯片的延迟锁相环设计，李军，李章全，本文设计了一种采用0.18um CMOS工艺，工作电压为1.8V,应用于手机DDR 控制芯片端的延迟锁相环（Delay lock loop，DLL），对controller端延迟锁相环
评级：0 浏览量：150 收藏量：0 资源大小：528KB 上传时间：2019-08-15

: 芯片为一款支持 USB2.0 的 4 端口集线器，充分满足 USB2.0 和充电协议（BC1.1/1.2）。器件有完整的扫描链芯片包含一个 40 倍频锁相环，PLL 产生整个芯片的主时钟，主时钟产生高速状态下精准的无抖动的时钟信号； 3、定时器模块实现集线器定时器功能，定时器时钟来自于集线器的本地时钟，通过主机的开始帧而与主机同步...
评级：0 浏览量：65 收藏量：0 资源大小：888KB 上传时间：2022-10-11

: 基于锁相环的高速示波器等效采样系统设计采用小数分频锁相环芯片ADF4351作为采样时钟发生器，利用FPGA进行等精度测频，运用差频法顺序等效采样原理，设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样...
评级：0 浏览量：192 收藏量：0 资源大小：446KB 上传时间：2020-10-16

: 基于PE3236芯片的锁相环频率合成电路研究给出了基于PE3236芯片的锁相环电路设计方案。通过仿真验证和实验结果重点论述锁相环环路带宽与环路输出相位噪声和环路捕获时间之间的关系。实验结果表明，该方案可以被应用于导航接收机射频前端，该频率合成器电路...
评级：0 浏览量：116 收藏量：0 资源大小：1.25MB 上传时间：2021-01-27

: STM32控制锁相环频综芯片HMC830的程序 STM32控制锁相环频综芯片HMC830的程序，注释详细，初始化生成一个频率，也可通过串口更改输出的频率，串口部分代码该文件没有。
评级：1 浏览量：2486 收藏量：7 资源大小：4KB 上传时间：2019-09-16

: 用于机顶盒、数字电视、家庭网关及消费应用中带来多种效益的可程序化多锁相回路频率芯片.pdf 用于机顶盒、数字电视、家庭网关及消费应用中带来多种效益的可程序化多锁相回路频率芯片.pdf
评级：0 浏览量：41 收藏量：0 资源大小：420KB 上传时间：2021-07-26

: 锁相环simulink建模仿真.rar 包含《锁相环讲解及simulink仿真》一文中用到的参考文献及simulink工程文件。可以直接仿真使用，可以先阅读一下对应的博客文章在考虑下载。博客链接https://blog.csdn.net/qq_38496973/article/details/107806242
评级：5 浏览量：5832 收藏量：20 资源大小：12.79MB 上传时间：2020-08-07

: 锁相环PLL-电子技术基础知识 PLL可以用来提供芯片时钟，是由PLLSTAT(PLL状态寄存器)来控制的，由第9位来控制，用来读出PLL的连接位。当第8位PLLE和第9位PLLC都为1时，PLL作为时钟源连接到处理器。当PLLC或PLLE为0时，PLL被旁路，处理器直接使用...
评级：5 浏览量：423 收藏量：0 资源大小：34KB 上传时间：2020-08-26

: 锁相环经典芯片MB1504的51控制程序 锁相环经典芯片MB1504的51控制程序，自己写的验证可用在FM频段
评级：0 浏览量：343 收藏量：0 资源大小：5KB 上传时间：2014-06-03

: 数字锁相环及其FPGA的实现随着集成电路技术的发展，集成锁相环和数字锁相环技术日趋成熟，不仅能够制成频率较高的单片集成锁相环路，还可以把整个系统集成到一个芯片上去，实现所谓的片上系统 SOC 。因此，可以把全数字锁相环路 (ADPLL) ...
评级：3 浏览量：1861 收藏量：2 资源大小：385KB 上传时间：2015-12-13

: 基于ADF4106的锁相环频率器研究与设计摘要：本文由锁相环频率合成器的基本工作原理入手，介绍基于锁相环芯片ADF4106的工作特性，并结合环路滤波器、压控振荡器和射频通路设计出一种输出频率为2GHz的频率合成器，并经过印制板加工及测试，验证实验结果...
评级：0 浏览量：131 收藏量：1 资源大小：306KB 上传时间：2021-01-20

: 一种基于可变相位累加器的全数字锁相环 实验结果表明，含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围，提高锁相频率，降低系统总功耗，并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输，故可大大提高系统的...
评级：0 浏览量：135 收藏量：0 资源大小：334KB 上传时间：2020-10-15

: 开放指令集与开源芯片发展报告如果芯片中包含锁相环、RAM、寄存器堆等宏单元，还要确定这些宏单元的位置，以及如何摆放能使得走线更顺畅，芯片面积更小等。放置（placement）的目的是将所有标准单元放入core area中，并能满足拥塞及时序要求。...
评级：0 浏览量：137 收藏量：0 资源大小：1.54MB 上传时间：2019-07-26

: DSP中的基于DSP的软件锁相环的实现准确获取电网基波及谐波电压的相位角，在变频器、有源滤波器等电力电子装置中具有重要的意义，通常需要采用锁相环得以实现。传统锁相环电路一般由鉴...本文设计的锁相环控制系统采用数字处理器TMS320F2812 芯片实现对电
评级：0 浏览量：1886 收藏量：2 资源大小：287KB 上传时间：2020-10-15

: 模拟锁相环NE564在FM解调电路中的应用摘要：介绍了锁相鉴频电路的工作原理和模拟锁相环芯片NE564的结构与特点，并用该芯片设计了一款41．4MHz的FM解调电路，具有较强的实用性。　0 引言　调频波(FM)解调称为频率检波，简称鉴频。实现调频波解调的...
评级：0 浏览量：1175 收藏量：3 资源大小：255KB 上传时间：2021-01-19

: 锁相环介绍该文档是关于飞思卡尔芯片（S12XS128）中锁相环的具体介绍，包含锁相环的定义，如何设定等等，有助于学习者得学习。
评级：3 浏览量：65 收藏量：0 资源大小：2.11MB 上传时间：2011-10-23

: pll_test.zip_IO 设计_PLL_test_fpga pll_延迟芯片_延迟锁相环 PLL，即锁相环。是FPGA中的重要资源。由于一个复杂的FPGA系统往往需要多个不同频率，相位的时钟信号。所以，一个FPGA芯片中PLL的数量是衡量FPGA芯片能力的重要指标。FPGA的设计中，时钟系统的FPGA高速的设计极其重要...
评级：0 浏览量：80 收藏量：1 资源大小：216KB 上传时间：2022-09-20

: FPGA内全数字延时锁相环的设计减小时钟偏差，主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法，而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小，输出时钟的精度更高，但从功耗、锁定时间、设计难易程度...
评级：0 浏览量：538 收藏量：1 资源大小：2.88MB 上传时间：2018-01-10

: 基于MB1504芯片的锁相环发射和混频基于MB1504芯片的锁相环发射和混频，易于实现！
评级：5 浏览量：293 收藏量：0 资源大小：183KB 上传时间：2011-05-22

: Mb15e03锁相环驱动代码 Mb15e03是一块单锁相芯片，文件夹内包含15e03.c和15e03.h文件
评级：1 浏览量：540 收藏量：0 资源大小：2KB 上传时间：2018-10-27

: STM32控制锁相环频综芯片HMC704的程序 STM32控制锁相环频综芯片HMC704的程序，注释详细，初始化生成一个频率，也可通过串口更改输出的频率，串口部分代码该文件没有。
评级：0 浏览量：1318 收藏量：5 资源大小：6KB 上传时间：2019-09-16

: 锁相环ADF5355的使用经验这个芯片是一个很好的信号发生器的应用，频率范围宽，外围电路少，体积小等优点，但使用起来技术难度也比较大，因为带宽比较宽，外围电路处理不好相噪就很差，还有就是采用分频，倍频处理方式，多次谐波也比较多。
评级：0 浏览量：830 收藏量：5 资源大小：1.78MB 上传时间：2018-02-09

资源推荐

相关资源标签

频率合成锁相环芯片 ADF4350 锁相环、混频飞思卡尔芯片 S12XS128 MB1504 数字锁相环 FPGA 使用经验芯片使用 ADF4351 代码开源芯片移动控制芯片 HMC704 STM32 CD4046 Verilog CMOS 硬件设计芯片IC 时钟芯片基础知识 DSP 全数字锁相环小数分频锁相环模拟技术通信与网络电源技术自然科学论文硬件开发电子元件参考文献专业指导技术方案 fpga开发 HMC833 延迟锁相环 PLL芯片编程语言