串并转换

本专辑为您列举一些串并转换方面的下载的内容,串并转换、串并转换器、ofdm串并转换等资源。把最新最全的串并转换推荐给您,让您轻松找到相关应用信息,并提供串并转换下载等功能。本站致力于为用户提供更好的下载体验，如未能找到串并转换相关内容，可进行网站注册，如有最新串并转换相关资源信息会推送给您。

阅读全文

串并转换

: OFDM.rar_ofdm_ofdm串并转换 OFDM的一个解调函数,其中包括了串并转换、DFT、循环前缀添加等
评级：5 浏览量：203 收藏量：1 资源大小：3KB 上传时间：2022-07-14

: 串并转换 verilog 串并转换 verilog
评级：5 浏览量：409 收藏量：0 资源大小：7.73MB 上传时间：2017-06-01

: 串并转换verilog实现.rar 推荐了串并转换相关的书籍，实现了串并转换的代码
评级：0 浏览量：219 收藏量：1 资源大小：2KB 上传时间：2019-12-10

: verilog串并转换 verilog编写实现1:8串并转换输出用于降速处理
评级：1 浏览量：876 收藏量：0 资源大小：917B 上传时间：2014-06-02

: chuanbingzhuanhuan.rar_串并转换VHDL 可以实现串并转换功能，并且在modelsim6.0软件中成功仿真！
评级：0 浏览量：43 收藏量：0 资源大小：1KB 上传时间：2022-09-19

: 串并转换建模和数据流串并转换的实现-综合文档 串并转换建模和数据流串并转换的实现
评级：0 浏览量：125 收藏量：1 资源大小：17KB 上传时间：2021-05-23

: 基于matlab的QPSK调制解调过程仿真,仿真包括串并转换,电平转换,载波调制,相干解调,抽样判决等,含仿真操作... 介绍了QPSK的调制解调原理，接着提出了一种基于MATLAB的调制解调方案，包括串并转换、电平转换、载波调制、信号合成、相干解调、抽样判决，和并串转换一系列系统的设计，对QPSK的星座图和调制解调进行了仿真，并对...
评级：5 浏览量：1192 收藏量：20 资源大小：3.8MB 上传时间：2022-04-06

: 利用单片机实现串并转换实验 1、利用单片机实现串并转换实验
评级：0 浏览量：86 收藏量：0 资源大小：52KB 上传时间：2023-04-06

: ctos.rar_串并转换_串并转换VHDL 利用vhdl完成基于spartan3E开发板的串并转换
评级：0 浏览量：37 收藏量：0 资源大小：10KB 上传时间：2022-09-14

: verilog并串/串并转换 采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件，其中8位并串转换有a和b两种方法实现
评级：0 浏览量：2218 收藏量：8 资源大小：2KB 上传时间：2017-10-29

: cb.rar_vhdl 串并转换_串并转换实现串并转换，非常好用的，已经经过仿真验证的，可以通过。
评级：0 浏览量：70 收藏量：0 资源大小：63KB 上传时间：2022-09-23

: 串并转换逻辑支持ttl232.485等的串并转换；可编程波特率；注意脉冲信号宽度（采样时钟）尤其是uwr信号
评级：0 浏览量：77 收藏量：0 资源大小：9KB 上传时间：2015-08-05

: Parallel_to_serial_串并转换_ 实现并行传输转换为串行传输，串行的频率是并行频率的多倍，包括时钟分频等其他部分
评级：0 浏览量：56 收藏量：0 资源大小：1KB 上传时间：2021-09-29

: chuanbingzhuanhuan.rar_串并转换_串并转换VHDL_串并转换verilog Verilog串并转换，任意阶均可实现。
评级：0 浏览量：84 收藏量：0 资源大小：873B 上传时间：2022-09-21

: Verilog设计-串并转换 / 移位寄存器 Verilog设计_串并转换 / 移位寄存器一种串并转换的设计，通过移位寄存器实现。这里给出了串转并和并转串各自的设计。每个转换都具有各自的使能信号，并行输出的格式分别有两种：lsb和msb。 串并转换是完成串行传输...
评级：0 浏览量：1075 收藏量：2 资源大小：1KB 上传时间：2023-04-24

: chuanbingzhuanhuan.rar_串并转换_串并转换 VHDL_串并转换VHDL VHDL代码，仿真通过，变异可以，下载变成文件，但需要修改，串并转换
评级：0 浏览量：70 收藏量：0 资源大小：3KB 上传时间：2022-09-23

: 串并转换代码对输入数据进行串并转换，是一个完整的工程文件夹。
评级：3 浏览量：712 收藏量：0 资源大小：223KB 上传时间：2014-08-29

: UART.rar_串并行_串并转换基于FPGA的串并转换程序，8位并行。调试仿真成功，内附仿真波形文件
评级：0 浏览量：50 收藏量：1 资源大小：1.77MB 上传时间：2022-09-19

: 我与FPGA的恋爱之串并转换 本文章是关于串并转换的相关程序。
评级：0 浏览量：247 收藏量：0 资源大小：46KB 上传时间：2020-07-21

: 串并转换Verilog代码设计自己编写的串并转换verilog 代码，经过Modelsim 软件仿真，验证了设计的正确性。
评级：0 浏览量：1697 收藏量：2 资源大小：897KB 上传时间：2013-12-14

: 基于matlab的ofdm信号生成_ofdm串并转换_ofdm_基于matlab的ofdm信号生成_串并转换matlab_mat 使用matlab，通过串并转换等步骤产生ofdm信号输出为windowed_Tx_data
评级：5 浏览量：807 收藏量：3 资源大小：3KB 上传时间：2021-09-29

: 高速串并转换 基于高速LVDS的串并转换电路设计与研究_李伟伟，对串并转换有较好帮助
评级：0 浏览量：107 收藏量：0 资源大小：14.07MB 上传时间：2014-06-04

: 串并转换Verilog 串并转换 仿真通过.
评级：0 浏览量：183 收藏量：0 资源大小：7.19MB 上传时间：2014-06-19

: 4位串并转换器 4位串并转换器
评级：0 浏览量：1256 收藏量：1 资源大小：217B 上传时间：2013-07-25

: LSF0108，8位串并转换芯片 8位串并转换芯片。1位串行输入，8位并行输出。这个芯片实质上是移位寄存器，需要考虑输入频率与输出频率。
评级：0 浏览量：954 收藏量：0 资源大小：2.51MB 上传时间：2019-03-22

: 串并转换模块（带testbench文件）时序控制的串并转换模块，其中包括并行转串行子模块和串行转并行子模块，主时钟24Mhz；在安装了modelsim之后，直接运行testbench文件可以获得仿真结果。
评级：0 浏览量：780 收藏量：5 资源大小：2KB 上传时间：2015-04-25

: 光通讯中PPM调制设计程序中的串并转换 这是光通信中PPM调制方式中的串并转换程序，此程序使用Verilog语言编程，并且编译成功，希望对大家有所帮助
评级：0 浏览量：143 收藏量：1 资源大小：312KB 上传时间：2014-12-25

: QPSK_QPSK_QPSK串并转换_SIMULINK_simulink通信_qpsk调制仿真 QPSK通信系统的simulink仿真，包括调制解调，串并转换等通信核心步骤的仿真
评级：4 浏览量：656 收藏量：5 资源大小：3KB 上传时间：2021-09-11

: SN54HC595芯片，串并转换模块 SN54HC595芯片，串并转换模块
评级：0 浏览量：74 收藏量：0 资源大小：4KB 上传时间：2022-03-05

: 四种常用FPGA/CPLD设计思想与技巧之串并转换 FPGA/CPLD 的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步。
评级：0 浏览量：269 收藏量：0 资源大小：39KB 上传时间：2020-08-04

: 串并转换VHDL源代码用VHDL编写的串并转换源代码.串并转换，vhdl 源代码
评级：0 浏览量：281 收藏量：1 资源大小：720B 上传时间：2012-02-23

: 电子测试与实验技术：移位寄存器串并转换.ppt 电子测试与实验技术：移位寄存器串并转换.ppt
评级：0 浏览量：133 收藏量：0 资源大小：568KB 上传时间：2021-09-17

: 串并转换（串入并出、并入串出、移位寄存器法和计数器法-verilog代码-Testbench-仿真结果） 串并转换（串入并出、并入串出、移位寄存器法和计数器法-verilog代码-Testbench-仿真结果）
评级：0 浏览量：285 收藏量：0 资源大小：86KB 上传时间：2023-06-02

: 4470417.rar_串并转换器_进程与线程自己用的simulink串并,并串转换子系统
评级：0 浏览量：63 收藏量：0 资源大小：7KB 上传时间：2022-07-15

: 串并转换之VHDL 串并转换用VHDL实现简单易懂带FIFO各种转换
评级：4 浏览量：547 收藏量：0 资源大小：14KB 上传时间：2012-10-08

: 8PSK.rar_8psk_8psk串并转换 8PSK蒙特卡罗图分析，产生一个等概率且相互独立的二进制序列，将二进制序列通过串-并转换为一个三位码组。
评级：0 浏览量：28 收藏量：0 资源大小：97KB 上传时间：2022-09-20

: 多通道串并转换 多通道串并转换 S2P_xapp194 多通道串并转换
评级：4 浏览量：75 收藏量：0 资源大小：26KB 上传时间：2013-05-29

: QPSK_QPSK_QPSK串并转换_SIMULINK_simulink通信_qpsk调制仿真_源码.zip QPSK_QPSK_QPSK串并转换_SIMULINK_simulink通信_qpsk调制仿真_源码.zip
评级：5 浏览量：194 收藏量：1 资源大小：4KB 上传时间：2021-10-05

: 菜鸟初入FPGA之串并转换 本文章是关于FPGA之串并转换。
评级：0 浏览量：1044 收藏量：1 资源大小：45KB 上传时间：2020-07-20

: tiaozhijietiao.rar_QPSK判决_QPSK解调_matlab串并转换_serdes_串并转换 QPSK QPSK详细的调制解调程序。包括串并转换，判决等等。
评级：0 浏览量：106 收藏量：1 资源大小：1KB 上传时间：2022-07-15

: 串并转换程序实现串并转换功能实现串行信号转换星河湾您关闭哦您贵姓信号
评级：0 浏览量：179 收藏量：0 资源大小：5KB 上传时间：2013-05-22

: DQPSK.rar_DQPSK_DQPSK基于VHDL_dqpsk vhdl_dqpsk 串并转换_串并转换VHDL 基于VHDL的串并转换设计完美编译希望可以帮到大家
评级：0 浏览量：42 收藏量：0 资源大小：217KB 上传时间：2022-09-23

: 串并转换与并串转换的Verilog实现 quartus环境下工程，自己写的sipo和piso两个模块，用verilog分别实现串并转换和并串转换，通俗易懂
评级：4 浏览量：3013 收藏量：4 资源大小：332KB 上传时间：2014-10-09

: ppfilter.rar_Vc_matlab 串并转换_ppfilter_qam QAM调制函数，对产生的二进制数进行qam调制，调制原理是对产生的二进制数进行串并转换，然后分为两路再进行qpsk调制
评级：0 浏览量：65 收藏量：0 资源大小：1KB 上传时间：2022-07-14

: S2P_xapp194.zip_verilog uart_vhdl_vhdl xilinx_串并转换VHDL_串并转换程序 VHDL，verilog串并转换源程序 Xilinx公司参考资料
评级：0 浏览量：50 收藏量：0 资源大小：27KB 上传时间：2022-07-15

: 串并转换VHDL代码(包括TESTBENCH) 本程序能将数码率为115.2K的串行输入序列转换为8个并行输出，在输出有效的时候可供后续电路使用该并行信号。
评级：4 浏览量：297 收藏量：0 资源大小：6KB 上传时间：2011-04-24

: VHDL双边沿串并转换的代码关于vhdl的双边沿采样的代码，里面有测试的文档
评级：3 浏览量：157 收藏量：0 资源大小：4.35MB 上传时间：2012-05-21

: seria-to-parallel.rar_SERIAL TO PARALLEL _串并转换主要用来实现数据串并转换功能，内附2种实现程序
评级：0 浏览量：41 收藏量：0 资源大小：918B 上传时间：2022-09-21

: signal_output.rar_FPGA 串并转换_FPGA并串_vhdl_串并_并串转换本文件是可以直接使用下载到FPGA里面使用，里面包含时钟分频电路，串并转换和并串转换电路，多通道信号加权的乘加电路等。
评级：5 浏览量：111 收藏量：0 资源大小：1.11MB 上传时间：2022-09-24

: EDA逻辑电路设计 串并转换 EDA C
评级：0 浏览量：145 收藏量：0 资源大小：4.06MB 上传时间：2021-07-26

资源推荐

相关资源标签

串并转换 VHDL vhdl，串并转换 library 串并转换器 Verilog verilog 并串转换串并转换逻辑并串串并转换 virtex5 FPGA 软件开发程序设计 FPGA/CPLD DPRAM QPSK SIMULINK matlab QPSK调制解调 vhdl 进程与线程 qpsk解调 serdes 8psk 串并转换verilog dqpsk 编程语言移位寄存器数字设计 fpga