没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
4位串并转换器
4位串并转换器
串并转换器
需积分: 50
11 下载量
13 浏览量
2013-07-25
10:53:32
上传
评论
1
收藏
217B
V
举报
温馨提示
立即下载
4位串并转换器
资源推荐
资源评论
VHDL并串转换.pdf
浏览:15
5星 · 资源好评率100%
VHDL并串转换.pdf
串并转换程序
浏览:40
实现串并转换功能 实现串行信号转换星河湾您关闭哦您贵姓信号
串并转换,并串转换
浏览:59
利用matlab实现串并转换和并串转换的源代码
4位串入并出移位寄存器
浏览:2
5星 · 资源好评率100%
实验五4位串入并出移位寄存器,VHDL实验报告
串并转换代码
浏览:181
3星 · 编辑精心推荐
对输入数据进行串并转换,是一个完整的工程文件夹。
vhdl实现串并转换和并串转换 包含代码
浏览:67
5星 · 资源好评率100%
使用了vhdl语言实现了数据的串并转换,以及并串转换,包含代码,代码易懂,适合初学者学习。
串并转换Verilog代码设计
浏览:19
自己编写的串并转换verilog 代码,经过Modelsim 软件仿真,验证了设计的正确性。
verilog并串/串并转换
浏览:19
采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件,其中8位并串转换有a和b两种方法实现
串并转换VHDL源代码
浏览:122
用VHDL编写的串并转换源代码.串并转换,vhdl 源代码
FPGA串并转换设计技巧
浏览:70
5星 · 资源好评率100%
打包压缩的 包括: FPGA 设计的四种常用思想与技巧.pdf 一些提高fpga运行速度的方法.doc 用VERILOG HDL语言实现并串、串并接口的转换.PDF
4015 CMOS 双4位串入-并出移位寄存器-综合文档
浏览:115
4015 CMOS 双4位串入-并出移位寄存器
CD4015BC CMOS 双4位串入-并出移位寄存器-教程与笔记习题
浏览:117
CD4015BC CMOS 双4位串入-并出移位寄存器
Clustering:具有相似位串分数的Cluter类似分子
浏览:184
聚类 目标也是将群集分为多个步骤,因此可以使用多个线程来加快处理速度。 要编辑的主要脚本是driver.java 用相似的位串分数将相似的分子聚类。
基于位串数组的最大频繁项目集挖掘算法 (2005年)
浏览:21
在基于位串数组的数据挖掘算法的基础上,进一步提出了一种快速的基于位串数组的最大频繁项目集挖掘算法(BSA-MFIA)。通过两次扫描事务数据库D,生成完全由“0”、“1”构成的位串数组。它非常适合于压缩编码存储,可以有效得减少存储空间。然后在位串数组的基础上,通过简单的位运算,产生最大频繁项目集,实验结果表明此方法是快速有效的。
第5讲 数据类型 - 位串.zip
浏览:153
第5讲 数据类型 - 位串
串并-并串转换
浏览:92
用VHDL描述的串并、并串转换 经过啦仿真验证,可以成功的实现转换
Verilog编写串并转换,包含modsim编写的testbench文件
浏览:128
Verilog编写串并转换,包含modsim编写的testbench文件
串并转换与并串转换的Verilog实现
浏览:90
4星 · 用户满意度95%
quartus环境下工程,自己写的sipo和piso两个模块,用verilog分别实现串并转换和并串转换,通俗易懂
带奇偶校验的串并转换模块
浏览:2
5星 · 资源好评率100%
实用的串并转换模块,添加了奇偶校验码的检测功能,如果出现误码现象将会报警输出。
串并转换之VHDL
浏览:63
4星 · 用户满意度95%
串并转换用VHDL实现 简单易懂 带FIFO各种转换
LSF0108,8位串并转换芯片
浏览:151
8位串并转换芯片。1位串行输入,8位并行输出。这个芯片实质上是移位寄存器,需要考虑输入频率与输出频率。
串入并出芯片
浏览:117
串行输入,并行输出芯片,可用于驱动数码管等外设,单片机使能控制
四位十进制计数器(EDA实验)
浏览:88
4星 · 用户满意度95%
VHDL语言编程,7段共阴数码管显示(四个数码管) 其中使用的是进程语句,使用MAX+puls编程。
汉字代码翻译工具(所有汉字对应的代码)
浏览:70
就是每个汉字对应的数字代码,最近同学找我给他们弄了好几次 所以我就找了个软件上传到这里来
74hc166(8位串转并芯片)
浏览:54
5星 · 资源好评率100%
8位串行转并行移位寄存器,英文文档,免费下载。
Cyclone4E FPGA设计5位串入并出移位寄存器Verilog逻辑源码Quartus工程文件.zip
浏览:22
Cyclone4E FPGA设计5位串入并出移位寄存器Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。
Fairchild FIN210照相机模块的10位串-并转换方案
浏览:13
Fairchild 公司的FIN210是低功耗10位并串/并串转换器,支持照相机和小型显示器,时钟速率高达48MHz.接口包括MCU,RGB和YUV,待机电流小于10uA,内核工作电压2.8V-3.6V,I/O电压1.65V-3.6V,I/O到低的ESD保护高达15KV,主要应用于移动手机,打印机和安全照相机.本文介绍了FIN210的主要特性,以及各种应用案例,包括在手机, 8位RGB, 8位YU
Cyclone4E FPGA设计4位串入串出移位寄存器Verilog逻辑源码Quartus工程文件.zip
浏览:185
5星 · 资源好评率100%
Cyclone4E FPGA设计4位串入串出移位寄存器Verilog逻辑源码Quartus工程文件, Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module yw_reg(clk,dout,din); input clk; //输入时钟 input din; //输入数据 outp
汇编语言程序设计-算数以及位串程序处理
浏览:135
掌握多数位的算术运算、位移操作、字符串操作等程序设计,学习使用分支与循环等基本编程方法,熟练使用Debug。 【1】在数据段预先存放16个十六进制数的ASCII码,首地址为ASC。从键盘输入一位十六进制数到BX,用ASC[BX]寻址方式找到对应数位的ASCII码,并取出显示。 【2】用16位指令编制程序,处理32位的加减乘除算术四则运算题(V-16-(X*Y-Z))/X。
LSF0108,8位串并转换芯片封装
浏览:173
串并转换芯片封装,用ultra library转换成AD封装库,即可使用。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
GT86095296
粉丝: 2
资源:
52
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
indy之路第一篇 UDP进行通讯(2)
portable.bouncycastle.1.9.0
按以下要求实现程序功能(java代码).docx
java实现获取今日天气源码
精品协同供应链集成解决方案V70.rar
最新租号平台系统源码,可选择单独租用或与他人合租.rar
备胎书屋2024-04-12.torrent
基于 HTTP 请求的快速数据驱动 pytest 接口自动化测试框架
汐鹤Key码查询+网站授权系统源码.rar
程序设计实践 邮件客户端的实现
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功