字符Verilog设计

本专辑为您列举一些字符Verilog设计方面的下载的内容,字符Verilog设计等资源。把最新最全的字符Verilog设计推荐给您,让您轻松找到相关应用信息,并提供字符Verilog设计下载等功能。本站致力于为用户提供更好的下载体验，如未能找到字符Verilog设计相关内容，可进行网站注册，如有最新字符Verilog设计相关资源信息会推送给您。

阅读全文

字符Verilog设计

: FPGA设计VGA接口显示字符Verilog设计Quartus工程源码文件.zip FPGA设计VGA接口显示字符Verilog设计Quartus工程源码文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module vga_char( input sys_clk, //系统时钟 input sys_rst_n, //复位信号 //VGA接口 ...
评级：5 浏览量：389 收藏量：0 资源大小：6.38MB 上传时间：2021-03-24

: 基于串口通讯的Verilog设计 约定对数据格式、同步方式、传送速度、传送步骤、纠错方式以及控制字符定义等问题做出统一规定，通信双方必须共同遵守。异步起止式的祯信息格式为：每祯信息由四部分组成：　a.1位起始位。　b.5~8位数据位。传送...
评级：0 浏览量：145 收藏量：0 资源大小：116KB 上传时间：2021-01-19

: verilog 编写数码管循环显示器采用DE2核心FPGA 开发板，设计一个数码管循环显示程序。通过编程在数码管上显示八位英文字符和数字
评级：0 浏览量：1538 收藏量：0 资源大小：145KB 上传时间：2020-05-31

: Verilog设计-串并转换 / 移位寄存器 Verilog设计_串并转换 / 移位寄存器一种串并转换的设计，通过移位寄存器实现。这里给出了串转并和并转串各自的设计。每个转换都具有各自的使能信号，并行输出的格式分别有两种：lsb和msb。串并转换是完成串行传输...
评级：0 浏览量：1152 收藏量：2 资源大小：1KB 上传时间：2023-04-24

: Xilinx FPGA工程例子源码 VERILOG设计源码学习资料合集 (78个).zip Xilinx FPGA工程例子源码 VERILOG设计源码78个合集： 1024点FFT快速傅立叶变换.zip AD7266的Verilog驱动程序.zip BOOTLOADER (基于Platform Flash).rar ChipScope使用示例.zip DDR SDRAM控制器verilog代码.zip DDR ...
评级：5 浏览量：2145 收藏量：44 资源大小：100.96MB 上传时间：2021-12-10

: 数字识别verilog代码.zip 数字识别verilog代码，可以实现标准字体的数字识别。
评级：0 浏览量：1300 收藏量：8 资源大小：7KB 上传时间：2021-07-16

: 基于verilog的摄像头设计利用FPGA驱动ov7670，将采集到的视频流存放到SDRAM中，通过VGA进行读取显示，显示分辨率640*480(60hz),经过下板验证，采集图像...此设计是基于EP4C10F17C8开发板，可直接下板使用。其他开发板只需略做修改就可使用。
评级：1 浏览量：404 收藏量：2 资源大小：54.33MB 上传时间：2018-08-08

: verilog 小程序 1、常用的小程序 2、基本的语法使用 3、代码风格联系
评级：0 浏览量：498 收藏量：0 资源大小：57.18MB 上传时间：2015-08-21

: EDA/PLD中的基于串口通讯的Verilog设计 约定对数据格式、同步方式、传送速度、传送步骤、纠错方式以及控制字符定义等问题做出统一规定，通信双方必须共同遵守。异步起止式的祯信息格式为：每祯信息由四部分组成：　a.1位起始位。　b.5~8位数据位。传送...
评级：0 浏览量：84 收藏量：0 资源大小：109KB 上传时间：2020-11-09

: LCD1602显示屏显示字符实验FPGA设计Verilog逻辑源码Quartus11.0工程文件.zip LCD1602显示屏显示字符实验FPGA设计Verilog逻辑源码Quartus11.0工程文件，FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module my1602(clk,RS,RW,E,Data,back_light); input clk; //50MHZ...
评级：5 浏览量：290 收藏量：1 资源大小：3.22MB 上传时间：2021-08-23

: Verilog-SPI-Master:用 verilog 编写的 SPI 主 IP，然后用于将在键盘上输入的字符输出到串行 LCD 屏幕 Verilog SPI 主机该项目包含一个自定义 SPI 主 IP，用于与串行 LCD 屏幕进行通信（它支持 I2C、SPI 和 UART 接口）。该项目还有一个键盘扫描器（所使用的确切键盘是），它可以扫描键盘并将按下的任何键输出到 LCD ...
评级：0 浏览量：220 收藏量：1 资源大小：12KB 上传时间：2021-07-08

: 基于FPGA设计的字符VGALCD显示实验Verilog逻辑源码Quartus工程文件文档说明.zip 基于FPGA设计的字符VGA LCD显示实验Verilog逻辑源码Quartus工程文件+文档说明,通过字符转换工具将字符转换为 8 进制 mif 文件存放到单端口的 ROM IP 核中，再从 ROM 中把转换后的数据读取出来显示到 VGA 上，FPGA...
评级：5 浏览量：169 收藏量：0 资源大小：11.24MB 上传时间：2021-04-13

: Verilog HDL设计UART串口读写测试FPGA逻辑Quartus工程文件.zip Verilog HDL设计UART串口读写测试FPGA逻辑Quartus工程文件，通过串口接收PC发送的字符然后将收到的字符发送给PC，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module uart_top( input sys_clk, //...
评级：5 浏览量：564 收藏量：3 资源大小：6.73MB 上传时间：2021-03-14

: verilog HDL 在12864上显示学号，主要用于学习verilog HDL的语句，其中状态转换，并设计了时钟分频
评级：0 浏览量：83 收藏量：0 资源大小：14KB 上传时间：2014-11-03

: FPGA控制LCD12864显示屏显示4行字符实验Verilog逻辑源码Quartus11.0工程文件.zip FPGA控制LCD12864显示屏显示4行字符实验Verilog逻辑源码Quartus11.0工程文件，, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module lcd12864(clk,rs,rw,en,dat,psb); input clk; //系统...
评级：5 浏览量：151 收藏量：1 资源大小：3.33MB 上传时间：2021-08-23

: verilog基础教程 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：5 浏览量：1081 收藏量：3 资源大小：3.98MB 上传时间：2009-10-25

: LCD12864显示英文字符实验 FPGA（EP4CE6）Verilog例程quartus11.0工程源码.zip LCD12864显示英文字符实验cylone4e FPGA（EP4CE6）Verilog例程quartus11.0工程源码，可以做为你的学习设计参考。 //本实验是用LCD12864显示英文。（LCD带字库） module lcd (clk, rs, rw, en,dat); input clk; ...
评级：0 浏览量：115 收藏量：1 资源大小：4.95MB 上传时间：2021-11-29

: verilog pdf 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：5 浏览量：335 收藏量：0 资源大小：4.73MB 上传时间：2009-08-20

: LCD1602显示英文字符实验FPGA（EP4CE6）Verilog例程quartus11.0工程源码.zip LCD1602显示英文字符实验FPGA（EP4CE6）Verilog例程quartus11.0工程源码，可以做为你的学习设计参考。 module lcd(clk, rs, rw, en,dat); input clk; output [7:0] dat; output rs,rw,en; //tri en; reg e;...
评级：5 浏览量：129 收藏量：0 资源大小：3.09MB 上传时间：2021-11-29

: verilog语言PDF教程 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：5 浏览量：2507 收藏量：19 资源大小：4.72MB 上传时间：2010-05-28

: UART串口通讯实验Verilog源码MAXV 5M570设计quartus13.0工程文件.zip UART串口通讯实验Verilog源码MAXV 5M570设计quartus13.0工程文件 /* PC机上开串口调试助手. 发送一个字符(波特率9600，数据位8位，停止位1位) 到开发板（中间通过串口线相连） CPLD收到字符后，回发给PC机上，在串口...
评级：5 浏览量：260 收藏量：2 资源大小：709KB 上传时间：2022-03-12

: 数字钟（verilog+数码管）基于FPGA的数字钟设计，完整工程有doc文档，verilog+数码管实现。
评级：3 浏览量：419 收藏量：6 资源大小：2.79MB 上传时间：2013-07-29

: VerilogHDL教程 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：0 浏览量：302 收藏量：0 资源大小：3.98MB 上传时间：2009-08-30

: Verilog 经典教程 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：0 浏览量：303 收藏量：3 资源大小：4.73MB 上传时间：2008-09-13

: fpga实验课作业源码之使用verilog编写一个基于ps2键盘输入的LCD12864文本编辑器这学期选修了fpga实验课，课程选题是写一个LCD12864文本编辑器。由于开发板上矩阵键盘损坏，这次实验使用矩阵键盘作为输入工具。 LCD12864控制器及其验证平台的设计 ... · 支持光标移动、字符插入、字符删除等操作
评级：0 浏览量：614 收藏量：3 资源大小：14.32MB 上传时间：2019-01-18

: verilog教程（有目录） 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：0 浏览量：273 收藏量：1 资源大小：3.98MB 上传时间：2011-07-16

: UART串口通信-FPGA和上位机通信实验FPGA设计Verilog逻辑源码Quartus11.0工程文件.zip UART串口通信_FPGA和上位机通信实验FPGA设计Verilog逻辑源码Quartus11.0工程文件. 功能描述:串口通信__FPGA和上位机通信(波特率：9600bps,10个bit是1位起始位，8个数据位，1个结束) ** 操作过程:按动key2，FPGA向PC...
评级：5 浏览量：595 收藏量：3 资源大小：4.06MB 上传时间：2021-08-23

: 基于fpga的数字频率计设计 # 频率计 ## 文件说明 frequencey.v 频率和占空比部分，可以根据频率大小，自动切换采样方法以提高精度，输出频率的二进制 bin2dec.v 把输出的频率转换为十进制，并把十进制的每一位转换为四位二进制...vga字符显示
评级：0 浏览量：305 收藏量：1 资源大小：10KB 上传时间：2021-01-02

: UART串口通信实验cylone4e FPGA（EP4CE6）Verilog例程quartus11.0工程源码.zip UART串口通信实验cylone4e FPGA（EP4CE6）Verilog例程quartus11.0工程源码，可以做为你学习设计参考。 /* PC机上开串口调试助手. 发送一个字符(波特率9600，数据位8位，停止位1位) 到开发板（中间通过串口线相连） ...
评级：5 浏览量：205 收藏量：0 资源大小：3.3MB 上传时间：2021-11-29

: ofdm 交织编码的Verilog实现 ofdm发射机设计与实现的一个部分。用ise仿真~~需自己写text文件~ 程序中有检测时会有两个错误，第一个是字符不匹配自己用英文输入写一遍就行，第二个是少了一个begin~
评级：5 浏览量：586 收藏量：5 资源大小：256KB 上传时间：2010-05-07

: 基于FPGA的打地鼠游戏电子课设源码，包含VGA图片显示，VGA字符显示，PS2键盘协议解析和输入获取，蜂鸣器音乐播放，游戏界面友好。
评级：0 浏览量：1411 收藏量：22 资源大小：9.21MB 上传时间：2018-08-03

: verilog黄金参考指南中文版本指南的很多信息都围绕Verilog 的句法组织但也有另外一些有关编码标准设计流程错误保留字以及在正文按字母顺序参考部分后面的编译器伪指令系统任务和函数以及命令行选项等特殊的部分如果你是Verilog 的新手请先...
评级：5 浏览量：68 收藏量：0 资源大小：511KB 上传时间：2012-04-13

: 非常全面的Verilog教程 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：5 浏览量：101 收藏量：2 资源大小：4.64MB 上传时间：2010-05-16

: PS2键盘接口设计之二最终结果是可以从键盘上输入任意ASCII字符，可以通过1602显示出来。
评级：0 浏览量：127 收藏量：0 资源大小：74KB 上传时间：2020-07-12

: VGA论文合集.zip 包含：基于FPGA的VGA图像显示设计_桂淮濛.caj 基于FPGA的VGA接口实现和字符显示_贾伟伟.caj 基于FPGA的VGA接口显示技术_刘占军.caj 基于FPGA的VGA控制原理_薛枫 - 副本....基于Verilog的VGA显示控制电路设计_王涌.caj
评级：0 浏览量：144 收藏量：0 资源大小：12.36MB 上传时间：2021-08-20

: Verilog HDL教程.pdf Verilog HDL教程第1章简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 ...3.6.3 字符串 20
评级：4 浏览量：158 收藏量：1 资源大小：4.31MB 上传时间：2008-10-24

: EDA/PLD中的Verilog HDL系统任务和函数以$字符开始的标识符表示系统任务或系统函数。任务提供了一种封装行为的机制。这种机制可在设计的不同部分被调用。任务可以返回0个或多个值。函数除只能返回一个值以外与任务相同。此外，函数在0时刻执行，即不允许...
评级：0 浏览量：298 收藏量：0 资源大小：26KB 上传时间：2020-12-09

: Verilog HDL硬件描述语言教程 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：5 浏览量：181 收藏量：0 资源大小：3.98MB 上传时间：2010-05-08

: Verilog HDL硬件描述语言 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：3 浏览量：177 收藏量：0 资源大小：3.98MB 上传时间：2008-11-24

: verilog hdl FPGA硬件描述语言 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：0 浏览量：154 收藏量：0 资源大小：86KB 上传时间：2010-04-14

: Verilog HDL硬件描述语言入门到精通加实例 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：0 浏览量：239 收藏量：1 资源大小：4.62MB 上传时间：2010-10-04

: VerilogHDL硬件描述语言 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：0 浏览量：162 收藏量：0 资源大小：4.62MB 上传时间：2010-04-14

: Verilog教程（PDF格式） 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：0 浏览量：100 收藏量：1 资源大小：3.98MB 上传时间：2009-05-11

: 基于FPGA的多功能LCD显示控制器设计通过对LCD1602/LCD12864显示模块控制时序和指令集的对比分析，利用Verilog HDL描述语言完成了多功能LCD显示控制模块的IP核设计．所设计的LCD显示控制器具有很好的可移植性，只需通过端口的使能参数配置便可以驱动LCD...
评级：0 浏览量：592 收藏量：2 资源大小：1.26MB 上传时间：2021-04-16

: Verilog HDL硬件描述语言.rar 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：0 浏览量：135 收藏量：0 资源大小：3.98MB 上传时间：2009-09-15

: 基于FPGA设计的贪吃蛇小游戏实验课程设计报告+quartus9.1工程源码.zip 本课程设计采用Verilog HDL语言编写，涉及到VGA显示，PS2键盘操控，状态机等相关知识。关键词：FPGA；VGA；PS2；贪吃蛇；Verilog HDL 2.1 游戏设计内容及要求基本要求： ① 利用FPGA开发板、VGA显示器、PS2键盘...
评级：5 浏览量：1373 收藏量：20 资源大小：9.44MB 上传时间：2021-12-24

: Verilog HDL 硬件描述语言（实用版） 3.6.3 字符串 20 3.7 数据类型 20 3.7.1 线网类型 20 3.7.2 未说明的线网 23 3.7.3 向量和标量线网 23 3.7.4 寄存器类型 23 3.8 参数 26 第4章表达式 28 4.1 操作数 28 4.1.1 常数 28 4.1.2 参数 29 4.1.3 线网 29 ...
评级：5 浏览量：364 收藏量：1 资源大小：4.73MB 上传时间：2013-07-02

: 嵌入式系统/ARM技术中的基于AMBA总线的智能卡控制器设计摘要：通过分析ISO/IEC 7816-3传输协议,设计该符合协议标准的接触式智能卡控制器,实现对字符传输和块传输这两种不同传输方式的智能卡的支持。该控制器集成于基于AMBA总线的Garfield系列芯片SEP4020中,采用硬件描述...
评级：0 浏览量：161 收藏量：0 资源大小：228KB 上传时间：2020-11-09

: 基于AMBA总线的智能卡控制器设计通过分析ISO/IEC 7816-3传输协议,设计该符合协议标准的接触式智能卡控制器,实现对字符传输和块传输这两种不同传输方式的智能卡的支持。该控制器集成于基于AMBA总线的Garfield系列芯片SEP4020中,采用硬件描述语言...
评级：0 浏览量：79 收藏量：0 资源大小：262KB 上传时间：2020-10-22

资源推荐

相关资源标签

verilog HDL教程 Verilog教程 VerilogHDL VHDL VerilogHDL硬件描述语言参考指南硬件描述语言字符显示 FPGA game fpga lcd12864 ps2键盘 LCD液晶屏技术应用光电显示接口IC 嵌入式系统/ARM技术 EDA/PLD EDA/PLD中的Verilog FPGA设计VGA接口显示 VGA接口显示字符Verilog 字符Verilog设计 Quartus工程源码 Verilog逻辑源码Quart 有限状态机数字识别图像处理论文 fpga开发编程语言 quartus工程源码 LCD1602显示屏显示字符实验 FPGA设计Verilog逻辑源 LCD1602 LCD1602FPGA驱动 2显示屏显示字符实验FPGA UART串口通信_FPGA FPGA和上位机通信实验波特率：9600bps Verilog逻辑源码 UART LCD1602屏 Xilinx DDRSDRAM控制器参考设计 FPGA设计 stm32 嵌入式硬件移位寄存器数字设计串并转换