verilog

本专辑为您列举一些 verilog方面的下载的内容, verilog等资源。把最新最全的 verilog推荐给您,让您轻松找到相关应用信息,并提供 verilog下载等功能。本站致力于为用户提供更好的下载体验，如未能找到 verilog相关内容，可进行网站注册，如有最新 verilog相关资源信息会推送给您。

阅读全文

verilog

: Verilog LRM Verilog LRM.Verilog-AMS Language Reference Manual. Version 2.4.0 May 30, 2014
评级：0 浏览量：297 收藏量：0 资源大小：1.96MB 上传时间：2019-12-02

: Verilog 代码编写 Verilog/VHDL 复习基本编程语言，熟练掌握基本模块的RTL设计流程。 2课时 ISE/vivado 工具的使用， coregenerator、DCM等功能使用，top文件编写，基本的综合、布局布线、约束、错误排查，bit文件生成/下载。 3课时 ...
评级：0 浏览量：669 收藏量：1 资源大小：195KB 上传时间：2019-09-01

: Verilog.rar SourceInsight Verilog 支持包，加入习惯快捷方式，亲测可用~。
评级：0 浏览量：54 收藏量：0 资源大小：13KB 上传时间：2020-04-06

: 实用的verilog书写规范实用的verilog书写规范实用的verilog书写规范实用的verilog书写规范实用的verilog书写规范
评级：0 浏览量：76 收藏量：0 资源大小：113KB 上传时间：2018-05-23

: UART RX verilog 将串行UART协议数据转换成8bit数据，接收数据带1bit起始位、8bit数据、1bit偶校验位、1bit停止位。通过系统时钟、DIVNUM（分频系数）调整波特率
评级：0 浏览量：197 收藏量：1 资源大小：5KB 上传时间：2020-04-16

: LVDS Video Interface verilog LatticeECP3, LatticeECP2/M and LatticeXP2 7:1 LVDS Video Interface，模块化操作，初学者值得一看。
评级：0 浏览量：300 收藏量：1 资源大小：1.83MB 上传时间：2019-02-25

: Verilog HDL 简介 Verilog HDL 是一种硬件描述语言，用于从算法级、RTL级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可介于简单的门级和完整的电子数字系统之间。数字系统可按层次描述。
评级：0 浏览量：220 收藏量：0 资源大小：19KB 上传时间：2020-12-09

: verilog2001.uew 使用UltraEdit25.20.0.88进行Verilog语言编辑配置方式（详细） UltraEdit版本为25.20.0.88，其他版本也适用。 1. 将文件用UltraEdit打开，将第一行 = (* Block Comment Off Alt = *) 文本删除，否则写Verilog语法...
评级：5 浏览量：2258 收藏量：1 资源大小：4KB 上传时间：2020-03-12

: verilog流水灯代码 verilog流水灯代码
评级：0 浏览量：3128 收藏量：2 资源大小：535B 上传时间：2019-08-27

: verilog 实现16阶fir滤波器此代码为通过verilog实现16阶FIR滤波器，滤波器的系数通过matlab fdatool生成
评级：0 浏览量：1103 收藏量：7 资源大小：910KB 上传时间：2019-05-23

: 基于Verilog HDL描述的10M/100Mbps 以太网卡设计模块的测试方案 1引言 Verilog语言为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式，同时，为计算机辅助设计工具在工程设计中的应用提供了方法。该语言支持早期的行为结构设计概念，以及其后层次化结构设计的...
评级：0 浏览量：105 收藏量：0 资源大小：159KB 上传时间：2021-02-03

: UART verilog cord UART 基于Verilog实现UART的简单程序，经过综合。
评级：0 浏览量：114 收藏量：0 资源大小：4KB 上传时间：2018-11-04

: Advanced Digital Design With the Verilog HDL 2nd verilog数字电路设计国外经典书籍，适合IC设计工程师自学提高。
评级：0 浏览量：452 收藏量：2 资源大小：135.36MB 上传时间：2019-02-27

: Verilog HDL奇偶电路 9位奇偶发生器门级模型描述如下：module Parity_9_Bit (D, Even,Odd);input [0:8] D;output Even, Odd;xor # (5,4)XE0 (E0,D[0],D[1]),XE1 (E1,D[2],D[3]),XE2 (E2,D[4],D[5]),XE3 (E3,D[6],D[7]),XF0 (F0,E0,E1),...
评级：0 浏览量：400 收藏量：0 资源大小：17KB 上传时间：2020-12-09

: FPGA 数码管计数显示程序 verilog FPGA 6个数码管计数显示程序，verilog编写。。。。。。。
评级：0 浏览量：1373 收藏量：4 资源大小：373KB 上传时间：2018-06-07

: Verilog Uart 串口程序任意波特率 Verilog 编写的串口程序，可任意设置波特率，直接例化使用
评级：5 浏览量：1166 收藏量：7 资源大小：2KB 上传时间：2018-08-21

: gmii模式下de2的以太网数据传输verilog gmii模式下de2的以太网数据传输verilog实现，纯verilog代码编写
评级：5 浏览量：293 收藏量：2 资源大小：87.41MB 上传时间：2018-12-17

: 使用Verilog实现RAM的构造并读写数据 FPGA实现双口arm的读写，详细代码介绍，注释，零基础也能收获
评级：5 浏览量：3512 收藏量：5 资源大小：256KB 上传时间：2018-12-21

: Verilog HDL 行为建模在3.3.3节中，我们已经对行为描述方式有个概念，这里对行为建模进一步的描述，并通过一个系统设计频率计数器加以巩固。 7.1 简介行为建模方式是通过对设计的行为的描述来实现对设计建模，一般是指用过程赋值语句...
评级：5 浏览量：458 收藏量：1 资源大小：21KB 上传时间：2020-12-09

: Verilog HDL隐式线网如果在Verilog HDL模型中一个线网没有被特别说明，那么它被缺省声明为1位线网。但是`default_nettype编译指令能够用于取代缺省线网类型。编译指令格式如下：`default_nettype net_type例如：`default_nettype wand...
评级：0 浏览量：507 收藏量：0 资源大小：23KB 上传时间：2020-12-09

: [资料] Verilog实例程序代码一些基本的Verilog实例程序代码，适合初学者初学者一些基本的Verilog实例程序代码，适合初学者初学者
评级：0 浏览量：222 收藏量：0 资源大小：28KB 上传时间：2019-09-01

: 视频教程 Verilog HDL的基本知识（周立功版） .txt 本教程是为帮助初学者快速学习和掌握Verilog语言而特别录制的，以夏宇闻教授的《Verilog数字系统设计教程》为教材，共7集。主要介绍了Verilog HDL 基本语法，如：常用Verilogy语法：模块的结构、数据类型、运算符与...
评级：0 浏览量：158 收藏量：0 资源大小：114B 上传时间：2019-05-28

: minirisc cpu的Verilog代码 minirisc cpu的Verilog代码
评级：0 浏览量：87 收藏量：0 资源大小：75KB 上传时间：2019-09-06

: FIFO基本原理及verilog代码 FIFO基本原理及verilog代码 FIFO , verilog , 代码 , 原理 , 源代码及测试代码
评级：0 浏览量：2989 收藏量：4 资源大小：30KB 上传时间：2019-08-27

: PCI TARGET的VERILOG代码 PCI TARGET的VERILOG代码
评级：1 浏览量：154 收藏量：0 资源大小：52KB 上传时间：2019-08-30

: 8051core-Verilog.rar 8051 内核verilog代码
评级：0 浏览量：220 收藏量：0 资源大小：52KB 上传时间：2019-09-06

: 基于FPGAVerilog HDL16*16点阵显示字符详细的介绍了Verilog HDL 如何实现16*16点阵原理。字符可自行更改。
评级：0 浏览量：4252 收藏量：27 资源大小：508KB 上传时间：2018-12-18

: 发一个用cordic算法实现取模运算的verilog代码发一个用cordic算法实现取模运算的verilog代码发一个用cordic算法实现取模运算的verilog代码
评级：0 浏览量：2667 收藏量：6 资源大小：1KB 上传时间：2019-08-24

: LMS verilog代码，包括仿真代码 [原创] LMS verilog代码，包括仿真代码 [复制链接] [原创] LMS verilog代码，包括仿真代码 [复制链接]
评级：1 浏览量：919 收藏量：8 资源大小：2.61MB 上传时间：2019-08-25

: verilog 按键控制led显示程序黑金 verilog 按键控制led显示程序，按键做消抖处理。。。。。。
评级：0 浏览量：714 收藏量：1 资源大小：175KB 上传时间：2018-06-07

: 使用Verilog HDL语言实现0.01s高分辨力报警器的设计资料说明本设计采用可编程芯片和VerilogHDL语言进行软硬件设计，不但可使硬件大为简化，而且稳定性明显提高。由于可编程芯片的频率精度可达到50MHz，因而计时精度很高。最大为1小时，精度要求为0.01秒，当倒计...
评级：0 浏览量：337 收藏量：3 资源大小：1.04MB 上传时间：2021-07-07

: Verilog HDL 的书写格式 4.3 格式Verilog HDL 是区分大小写的，即大小写不同的标识符是不同的。另外Verilog HDL 的书写格式是自由的，即一条语句可多行书写；一行可写多个语句。白空（新行、制表符、空格）没有特殊意义。如 input A；input ...
评级：1 浏览量：318 收藏量：0 资源大小：20KB 上传时间：2020-12-09

: 饱和加法器Verilog代码功能就是两个有符号数相加，例如16bit（2进制补码表示） + 16bit，输出仍为16bit。如果发生溢出，就将结果置为最大（32767）或最小（-32768）。 Testbench也附在其中。设计采用参数化，便于复用。...
评级：0 浏览量：527 收藏量：0 资源大小：728B 上传时间：2019-08-25

: 黑金xlinx AX309+7寸液晶屏 AN070显示图像verilog程序黑金xlinx AX309+7寸液晶屏 AN070显示图像verilog程序
评级：5 浏览量：514 收藏量：2 资源大小：19.68MB 上传时间：2018-06-07

: MPU9250的verilog spi 读取ip MPU9250的verilog spi 读取ip 读取其中的加速度，陀螺仪，温度。
评级：1 浏览量：303 收藏量：2 资源大小：5KB 上传时间：2018-08-13

: 串口 UART Verilog 源代码(三个）前段时间要用的，在这里没找到，代码都是网上找来的，一共有三个实现代码，很有用噢。我自己改进了一个下次再发吧网上 , 源代码
评级：0 浏览量：919 收藏量：2 资源大小：14KB 上传时间：2019-08-31

: I2S Verilog i2s 接口 VERILOG 源码可通用I2S音频接口
评级：1 浏览量：956 收藏量：4 资源大小：3KB 上传时间：2019-01-16

: 一种基于移位寄存器的CAM的Verilog HDL实现摘要：一种利用VerilogHDL设计CAM的方案，该方案以移位寄存器为核心，所实现的CAM具有可重新配置改变字长、易于扩展、匹配查找速度等特点，并在网络协处理器仿真中得到了应用。关键词：CAM移位寄存器VerilogHDLCAM...
评级：0 浏览量：195 收藏量：0 资源大小：144KB 上传时间：2021-02-03

: 基于fpga串口通信verilog 基于 fpga 串口通信代码，verilog代码编写，实现数据收发
评级：2 浏览量：331 收藏量：2 资源大小：3.23MB 上传时间：2018-12-17

: 8位RISK和UART的verilog代码 RT Verilog HDL 高级数字设计源码书上的设计 RISK.rar 46.59 KB, 下载次数: 38 , 下载积分: 资产 -2 信元, 下载支出 2 信元
评级：0 浏览量：55 收藏量：0 资源大小：47KB 上传时间：2019-09-08

: verilog vhdl转化器各个版本可用于verilog到vhdl的转化工具 x-hdl, VHDL2Verilog vhdl to verilog 多个版本的. X-HDL3.2.52 XHDL_4.0.29 X-HDL_v3.2.55
评级：0 浏览量：181 收藏量：0 资源大小：301KB 上传时间：2017-10-19

: UART发送模块，Verilog语言实现 UART（Universal Asynchronous Receiver/Transmitter）是一种通用的异步收发传输协议，用于在计算机系统和外部设备之间进行串行数据传输。UART 协议定义了数据的传输格式和通信规则，使得不同设备之间能够进行可靠的...
评级：0 浏览量：63 收藏量：0 资源大小：2KB 上传时间：2024-03-18

: Verilog HDL主从触发器举例主从D触发器的门级描述如下：module MSDFF (D,C,Q,Qbar);input D,C;output Q,Qbar;not NT1 (NotD,D),NT2 (NotC,C),NT3 (NotY,Y);nandND1 (D1,D,C),ND2 (D2,C,NotD),ND3 (Y,D1,Ybar),ND4 (Ybar,Y,D2),ND5 (Y1,Y,NotC)...
评级：0 浏览量：442 收藏量：0 资源大小：16KB 上传时间：2020-12-09

: VHDL 转verilog 软件(源代码) 如题，一个用yacc写的VHDL 转Verilog的工具，很好用啊 verilog , VHDL , 软件 , 源代码
评级：1 浏览量：185 收藏量：2 资源大小：30KB 上传时间：2019-08-25

: verilog PS2键盘解码程序　除了顶层模块，三个底层模块分别为PS/2传输处理模块、串口传输模块以及串口波特率选择模块（下面只给出顶层模块和PS/2传输处理模块的verilog代码）。module ps2_key(clk,rst_n,ps2k_clk,ps2k_data,rs232_tx);input...
评级：0 浏览量：157 收藏量：0 资源大小：49KB 上传时间：2021-01-19

: dual_ram.v 双口ram Verilog的代码可以直接进行仿真测试，后期的testbench 代码会上传适合初学fpga 的小白，大家一起努力学习啊
评级：0 浏览量：59 收藏量：0 资源大小：2KB 上传时间：2020-03-31

: BT656 verilog代码720*576 该源码在FPGA上实现BT656格式的输出，将RGB888装换成BT656 ，bt656为720*576.
评级：5 浏览量：4398 收藏量：12 资源大小：4.14MB 上传时间：2018-11-28

: verilog编写基于FPGA的示波器核心实现.rar verilog编写基于FPGA的示波器核心实现。有需要的童鞋可以下载看看，没有电路原理图，只有程序源代码。
评级：0 浏览量：535 收藏量：3 资源大小：993KB 上传时间：2020-01-07

: i2c_eeprom.rar 在fpga平台上用verilog通过iic总线实现对eeprom的读写
评级：0 浏览量：200 收藏量：0 资源大小：6.15MB 上传时间：2019-11-10

: MPEG2+MAC verilog 代码+文档 fpga实现.zip 在国外一个网站上偶然碰到了全套的mpeg2 视频+ 音频 verilog 实现资料，还有MAC 基于fpga实现，有部分文档何图片资料，但缺点是代码注释不是很多。不过也很稀少了！！！！！和大家分享，欲下从速。。。国外网站
评级：4 浏览量：190 收藏量：1 资源大小：7.01MB 上传时间：2019-09-01

资源推荐

相关资源标签

xhdl verilog vhdl AN070 按键检测 FPGA MPU9250 串口 Uart UART bt656 fpga FPGA实现 LVDS Lattice cordic 取模运算代码仿真代码饱和加法器流水灯 FIFO 基本原理 TARGET MPEG2 MAC fpga实现代码编写实例程序 cpu 8051 RISK UltraEdit 语法高亮 SourceInsight 行为建模基于Verilog VerilogHDL 编程语言