没有合适的资源?快使用搜索试试~ 我知道了~
如果在Verilog HDL模型中一个线网没有被特别说明,那么它被缺省声明为1位线网。但是`default_nettype编译指令能够用于取代缺省线网类型。编译指令格式如下:`default_nettype net_type例如:`default_nettype wand根据此编译指令,所有后续未说明的线网都是wand类型。`default_nettype编译指令在模块定义外出现,并且在下一个相同编译指令或`resetall编译指令出现前一直有效。
资源推荐
资源评论
资源评论
weixin_38724663
- 粉丝: 7
- 资源: 892
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功