下载 >  开发技术 >  硬件开发 > Verilog Uart 串口程序 任意波特率

Verilog Uart 串口程序 任意波特率 评分:

Verilog 编写的串口程序 ,可任意设置波特率, 直接例化使用
2018-08-21 上传大小:2KB
分享
收藏 举报
UART波特率自适应Verilog程序

用Verilog写的串口自适应的程序,可以适应在110,300,600,900,1200,2400,4800,9600,1440,19200,15600,115200等多种串口模式下实现通信,其中包括波特率发生模块,端口波特率侦测模块,老外写的,值得借鉴

立即下载
verilog uart串行接收发送程序

verilog收发程序,亲测可用,我也是刚学,大家多多指导。

立即下载
串口通信的Verilog代码及TestBench

这是个串口通信的Verilog代码,代码简单明了。在顶层收到PC一个字节然后再发给PC。适合初学者使用

立即下载
Verilog实现串口收发协议(带奇偶校验位)

本资源中的串口收发协议带奇偶校验,可以实现任意字符串的收发功能,绝对可用,开发工具是ISE14.7,用Verilog语言实现。。。。

立即下载
uart_16550的逻辑core代码,已测试通过

串口16550的core代码,UART16550的基本结构由CPU接口模块、波特率发生器、FIFO控制器、发送/接收FIFO和发送/接收模块共7个部分组成。 CPU通UART的CPU接口模块配置整个UART, 波特率发生器在CPU写入初始值后产生需要的波特率,控制发送和接收模块在设定的波特率下工作。CPU通过接口模块向发送 FIFO内写入需要发送的8位数据,同时发送模块开始读取FIFO中的数据,并加入起始位、奇偶校验位和停止位后以串行发送的方式传输给串行接收设备。

立即下载
实测亲测xilinx fpga uart 串口rs232例子实例工程,不出错发送接收数据测试,节省资源3根线串口,可以学习ip core用法verilog写

实测亲测xilinx fpga uart 串口rs232例子实例工程,ISE打包工程,不出错发送接收数据测试,无状态机,节省资源3根线串口,可以学习rs232串口和倍频ip core用法,字节编写,用verilog编写 基于一个xilinx的学习板子,具体io配置请看工程,测试内容内容是 pc 用 uart rs232发一个字节到fpga,fpga收到之后马上把字节加1发回给pc,uart的波特率是50m时钟,用到了ise的pll倍频,可以学习pll用法,uart 的 verilog 代码没有用到状态机,只用到txd,rxd,gnd这3根最基本的串口通讯线,极大的简化了fpga资源。整个工程

立即下载
STM32自适应波特率方法

STM32自适应波特率方法官方技术文档,对硬件及软件方法的实现均有说明

立即下载
任意波特率串口助手

可以设置任意波特率,任意串口,亲测可用 可以设置任意波特率,任意串口,亲测可用

立即下载
UART收发完整verilog代码

经测试可以正确收发,而且用比较少的资源实现,非诚适合在小芯片或者资源比较少的开发芯片上设计与实现!

立即下载
嵌入式Linux系统中设置串口波特率

嵌入式Linux系统中,应用程序设置串口波特率代码示例,有需要的可以参考。

立即下载
任意波特率的UART串口FPGA代码

任意波特率的UART串口FPGA代码,支持任意波特率可调节。采用Verilog编写的代码,完美运行与任意的FGPA系统中。组合逻辑简单清晰。

立即下载
串口通信verilog代码

非常好的描述串口通信的verilog代码,非常全,包括收发双方的代码,还涉及到自定义串口通信指令

立即下载
FPGA Verilog 串口收发+流水灯程序

FPGA Verilog 串口收发+流水灯程序,能够实现FPGA串口收发、自收自发、收到什么发什么的功能,调试的时候通过电脑端串口助手发送数据,FPGA可以接收并且转发到电脑端。本程序以最简单原始的方式实现串口通信,程序简洁粗暴,工作状态很稳定,误码率为0。同时集成了流水灯模块,串口空闲的时候,LED动态流水,串口工作的时候,LED闪烁。打包的是整个FPGA Quartus II 工程,仿真脚本已经写好了,程序注释很到位,逻辑清晰明了,非常适合初学者用来作为第一个HelloWorld程序学习,希望能够帮助更多的FPGA爱好者进去FPGA神奇的天地。

立即下载
verilog编写状态机的串口程序

verilog编写状态机的串口程序,经过调试成功,完全可以使用

立即下载
verilog写的串口程序

本人自己写的FPGA用verilog实现串口和电脑的字符串以及单字符精准无误通信,即通过电脑向FPGA发送任一长度数据,FPGA返回PC相同的数据。波特率为9600,本例程为了得到精准的波特率使用了50M时钟的3倍频,测试可用,如有不明的地方,可以给我留言

立即下载
UART IP核(verilog代码及说明文档)

使用verilog HDL语言编写的串口IP核,其中的全部代码,经过波形仿真验证,内附说明文档,已经过仿真,可完美运行。

立即下载
UART 串口通信FPGA数据接收程序(非常好)

自己开发的第一个UART程序就是参照这个程序开发,串口通信难点在于接收逻辑,参照这个文档可以把整个接收过程完整学习,同事借鉴开发出自己的串口逻辑。至于发送逻辑是个逆过程,而且更简单。

立即下载
Verilog串口通信程序(详细注释)

Verilog串口通信程序,详细注释自己看了很多材料以后,精心整理的串口通信实验原理和指导,在网上找了很多代码,大部分因为没有很好的注释,看起来很头疼,于是自己写了一份,附带详细的注释,在modelsim仿真器上已经得到验证,现在传上来,仅供参考。 PS1:最后部分给出了一个测试文件,写的非常简单,只是验证了功能,不是很好的测试; PS2:代码部分看上去有点乱,因为在word中代码的层次结构无法清晰显示,如有需要,下载后把代码copy到notepad++这种类似的专用变成工具里面,就很清晰的显示代码和注释了。

立即下载
spi 转 UART芯片

SPI转UART专用芯片,可扩展UART接口用,也可作为接口协议转换。

立即下载
ZYNQ7010的UART串口程序

ZYNQ7010的UART串口程序,版本VIVADO2017.1,包括PS部分的串口程序

立即下载

热点文章

下载码下载
做任务获取下载码
取消 提交下载码
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

Verilog Uart 串口程序 任意波特率

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: