基于pfga的跑表

module paobiao(clk,clr,pause,
msh0,msh1,msh2,msh3,
msl0,msl1,msl2,msl3,
sh0,sh1,sh2,sh3,
sl0,sl1,sl2,sl3,
mh0,mh1,mh2,mh3,
ml0,ml1,ml2,ml3,);

input clk,clr,pause; //时钟信号；异步复位信号；暂停信号
output reg msh0,msh1,msh2,msh3;//百分秒的高位；
output reg msl0,msl1,msl2,msl3; //低位；
output reg sh0,sh1,sh2,sh3;//秒信号的高位
output reg sl0,sl1,sl2,sl3;//低位；
output reg mh0,mh1,mh2,mh3;//分钟信号的高位
output reg ml0,ml1,ml2,ml3;//低位
reg [3:0] msh;
reg [3:0] msl;
reg [3:0] sh;
reg [3:0] sl;
reg [3:0] mh;
reg [3:0] ml;
reg cin1,cin2;//cin1 为百分秒向秒的进位，cin2 为秒向分的进位
//**********百分秒计数进程，每计满100，cin1产生一个进位1**********
always @(posedge clk or negedge clr)
 begin
if(~clr)//异步复位
      begin
       {msh,msl}<=8'h00;
       cin1<=0;
      end