下载 >  开发技术 >  硬件开发 > 基于Verilog的FPGA 数字跑表

基于Verilog的FPGA 数字跑表 评分:

支持一小时正数倒数计时,具有蜂鸣器秒响功能,暂停开始功能等
2018-06-19 上传大小:787KB
分享
收藏 (2) 举报
用FPGA实现数字跑表功能

利用VerilogHDL语言在FPGA开发板上面实现利用数码管显示0到99的跑表功能。

立即下载
用于FPGA的Verilog语言的电子表

用于FPGA的Verilog语言的电子表 内涵引脚图

立即下载
基于FPGA的数字示波器代码(verilog

基于FPGA的数字示波器代码(verilog),采用等效采样,并作VGA显示,可以上下左右移动波形,分为多频段显示。

立即下载
百分秒数字跑表,数码管显示

数字跑表具有复位、暂停、秒表计时等功能。3个输入端为时钟输入(clk)、复位(clr)、启动与暂停(pause)按键。

立即下载
基于FPGA的数字电压表

该代码是用VHDL编写的数字电压表,代码的移植性很好

立即下载
基于FPGA的推箱子游戏

高级数字系统设计;推荐详细读懂代码之后自己写,不推荐拿来直接用, 虽然确实能直接用。可以加调键盘控制,有兴趣可以尝试

立即下载
Verilog HDL 数字跑表

verilog HDL 数字跑表 源程序 适用于 verilog HDL初学者 verilog HDL 数字跑表 源程序也可以用于课程设计

立即下载
基于FPGA的verilog源代码数字CMOS摄像机图像采集

基于FPGA的verilog源代码数字CMOS摄像机图像采集

立即下载
数字式秒表verilog源代码

数电实验,数字式秒表verilog源代码,计数暂停清零

立即下载
verilog语言的FPGA数字锁相环PLL实现

使用verilog语言实现的FPGA数字锁相环(pll)

立即下载
FPGA数字万年历(verilog

本次工程实现了FPGA(EP4CE6)通过LCD显示年、月、日、星期、小时、分钟、秒的功能,并且可以通过按键对显示的数据进行调整,加或减,同时也加入了闹钟和整点报时的功能,根据现实情况,当闹钟和整点的时间发生冲突时,闹钟先亮,我把闹钟的优先级设置为高了,如果达到了闹钟和整点所设置的时间,led灯就会有区分的亮,闹钟前两位led灯亮,整点后两位led灯亮

立即下载
基于FPGA的FM调制解调器的实现_曹沅

基于FPGA的FM调制解调器的实现,作者曹沅,论文资料

立即下载
基于FPGA的数字电压表.rar

使用FPGA控制AD0809,设计一个量程为5V的数字电压表。采用3为数码管显示电压值,可以显示小数点后两位。文件包括源代码和仿真图。

立即下载
基于FPGA的DS18b20温度检测verilog

基于FPGA-verilog的DS18b20温度检测,七段数码管显示

立即下载
基于FPGA 的数字频率计设计

这是一份基于FPGA的数字频率计的设计,用到了verilog 语言,通过检测波形的高低电平来计算出该波形的频率大小并显示在数码管上。

立即下载
基于FPGA的多进制数字振幅调制(MASK)系统.zip

多进制数字振幅调制又称多电平振幅调制,

立即下载
基于FPGA的数字电子时钟设计

使用verilog语言进行编写程序,综合实现数字电子时钟的功能

立即下载
基于Verilog的三人抢答器

实现的功能: 1.设计一个十秒的倒计时计时器用于选手看题准备并且设计一个60秒的倒计时用于答题。 2.设计电路实现三人抢答。 3.实现用LCD1602显示当前比赛进行的状态。各个状态如下: (1)抢答前显示开始抢答和该问题为第几个问题(共有5题):“Begin!”“Question-x”。 (2)若在十秒的该抢答时间内无人抢答,显示失败,下一题。“Fail to quiz!“”Next!“。 (3)抢答后显示抢答选手姓名,如:“Respondent”“Zhangsan”。 (4)选手抢到题后该选手指示灯亮,回答完毕或回答时间到熄灭。 (5)若选手在六十秒的回答时间内未完成回答则显示失败。“Fa

立即下载
基于FPGA的数字时钟设计

使用VHDL编写的基于FPGA的时钟设计,初学者编写。分计时器以及小时计时器都可以根据这个编写,虽然比较简单,但是很实用

立即下载
FPGA-verilog秒表设计

基于FPGA的秒表设计代码及解释,使用Verilog编写,对学习数字电路的同学有所帮助

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于Verilog的FPGA 数字跑表

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: