没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
其它
基于fpga的数字跑表代码设计
基于fpga的数字跑表代码设计
fpga
需积分: 16
2 下载量
8 浏览量
2021-06-18
21:28:12
上传
评论
收藏
38KB
XISE
举报
温馨提示
立即下载
代码
资源推荐
资源评论
FPGA数字跑表设计
浏览:97
FPGA数字跑表设计,内附项目设计分析报告+Verilog HDL代码+仿真结果,可直接烧写于FPGA中,适用于FPGA的初学者使用!
基于FPGA数字跑表的设计.pdf
浏览:98
基于FPGA数字跑表的设计.pdf基于FPGA数字跑表的设计.pdf基于FPGA数字跑表的设计.pdf基于FPGA数字跑表的设计.pdf基于FPGA数字跑表的设计.pdf基于FPGA数字跑表的设计.pdf基于FPGA数字跑表的设计.pdf基于FPGA数字跑表的设计.pdf基于FPGA数字跑表的设计.pdf
基于FPGA数字跑表的设计.docx
浏览:10
基于FPGA数字跑表的设计.docx基于FPGA数字跑表的设计.docx基于FPGA数字跑表的设计.docx基于FPGA数字跑表的设计.docx基于FPGA数字跑表的设计.docx基于FPGA数字跑表的设计.docx基于FPGA数字跑表的设计.docx基于FPGA数字跑表的设计.docx基于FPGA数字跑表的设计.docx
基于FPGA的数字跑表设计.pdf
浏览:180
5星 · 资源好评率100%
基于FPGA的数字跑表设计.pdf
基于FPGA的数字跑表设计论文.doc
浏览:99
基于FPGA的数字跑表设计论文.doc
数字跑表设计
浏览:80
数字集成电路使用Verilog HDL编写数字跑表程序
基于FPGA数字跑表的设计说明.doc
浏览:35
基于FPGA数字跑表的设计说明.doc
基于Verilog的FPGA 数字跑表
浏览:134
支持一小时正数倒数计时,具有蜂鸣器秒响功能,暂停开始功能等
基于原理图的数字跑表设计课程设计
浏览:107
5星 · 资源好评率100%
基于原理图的数字跑表设计课程设计
verilog设计数字跑表
浏览:173
4星 · 用户满意度95%
verilog设计的数字跑表: 1.具有暂停/启动功能; 2.具有重新开始功能; 3.用6个数码管分别显示百分秒、秒和分钟。
基于CPLD的数字跑表课程设计
浏览:76
EDA(Electronic Design Automation)电子设计自动化技术...CPLD即复杂可编程逻辑器件,早期CPLD是从GAL的结构扩展而来,但针对GAL的缺点进行了改进,因此可用于各种现实生活中的应用,比如说本次课程设计数字跑表。
基于VHDL语言的数字跑表(ISE软件)
浏览:148
此代码采用VHDL语言在ISE软件上实现了数字跑表的功能,内部包含分频模块,级联计数模块,使能模块和七段译码模块等等。
VHDL语言设计数字跑表的源代码
浏览:35
5星 · 资源好评率100%
VHDL语言设计数字跑表的源代码,通过VHDL语言实现数字跑表的功能
FPGA数字跑表.doc
浏览:21
FPGA数字跑表.doc
EDA数字跑表设计
浏览:101
4星 · 用户满意度95%
基于eda的一个数字秒表的设计,包括部分仿真结果,和全部的vhdl源程序
课程设计-verilog设计数字跑表.docx
浏览:173
5星 · 资源好评率100%
题目:第15题:数字跑表 要求: 1.具有暂停/启动功能; 2.具有重新开始功能; 3.用6个数码管分别显示百分秒、秒和分钟。 Solution:根据要求,采用自底向上的设计方法:(本来是打算用ise和modelsim做的,但是因为我的ise版本必须建立仿真文本文件才能仿真,很不熟悉,又因为时间仓促,各种考试的压力,选择了自己熟悉的max+plus2进行编辑和调试。希望老师理解,谢谢了) 整体来说
数字跑表设计工程文件.zip
浏览:41
数电课设从仿真到AD原理图pcb再到VERILOG程序
verilog 数字跑表代码
浏览:82
用verilog HDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时,注释比较清晰,容易看懂,还可以增加小时的计时功能
基于单片机的电子跑表设计.doc
浏览:49
5星 · 资源好评率100%
目 录 1 设计内容及要求 1 1.1 设计内容与要求: 1 1.2设计要求: 1 2 系统总体方案设计 2 2.1 总体方案设计 2 2.2 设计说明 2 3 各部分方案选定及接口设计 3 3.1 主控制器单片机的选择 3 3.2 时钟电路 3 3.3显示接口电路 3 3.4 键盘接口电路 4 4 系统软件的设计 5 4.1 设计说明 5 4.2 主程序设计 5 4.3 时间处理模块 6 4.5
paobiao.zip_FPGA 数字跑表_stopwatch FPGA_数字跑表
浏览:72
数字跑表,包含百分秒、秒、分,能在FPGA上下载并显示
EDA课程设计数字跑表.doc
浏览:99
EDA课程设计数字跑表
西科大FPGA实验2数字跑表代码全部
浏览:103
5星 · 资源好评率100%
包括divider_module,计数模块,led_out以及top层代码,能直接使用,后续实验代码持续更新中。。。
number_clock.zip_FPGA 数字跑表
浏览:15
典型实例 用FPGA来开发一个 数字跑表,实现跑表的全部功能
数字跑表课程设计论文
浏览:62
本课题的主要内容是用AT89C51单片机为核心,配备7段数码显示模块等功能模块设计一款数字跑表,要求用数码管可以显示百分秒、秒、分,具有暂停\启动功能和重新开始功能。 本文的核心主要有硬件设计和软件编程两个大...
基于verilog 的跑表器设计
浏览:201
代码可直接运行,内含测试程序
基于CPLD的60s跑表的设计
浏览:2
本设计是基于CPLD的60s跑表的设计,编程语言采用verilog HDL。
基于VHDL的数字跑表技术.doc
浏览:10
基于VHDL的数字跑表技术.doc
Qt 5实现串口调试助手 (源工程文件、0积分下载)
浏览:189
5星 · 资源好评率100%
基于Qt 5实现串口调试助手,程序仅供参考,修改了之前十六进制接收0xA0--0xFF有误的问题,新增了窗口自适应(ui文件设置栅格),文件详情可看博客链接https://blog.csdn.net/m0_51294753/article/details/121405661。
【SystemVerilog】路科验证V2学习笔记(全600页).pdf
浏览:32
5星 · 资源好评率100%
SystemVerilog的听课学习笔记,包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下: 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 枚举类型 23 字符串 25 1.2 过程块和方法 27 initial和always 30 func
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
asdhyg
粉丝: 0
资源:
7
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于YOLOv8的多端车流检测系统用于毕设+开源
最新在线工具箱网站系统源码.rar
定制版抢单支付系统源码开代理自动抢单接单.rar
交易平台NZ源码163源码网虚拟交易系统整站源码打包.rar
十一届蓝桥杯省赛、国赛题讲解
BIT-Vehicle-Dataset 数据集
278ssm-mysql-jsp 书籍借阅系统.zip(可运行源码+数据库文件+文档)
基于Swift简单易上手的iOS开发框架.zip
最新校园二手市场交易平台网站源码下载 带视频教程.rar
Thinkphp内核微商新零售平台源码 产品营销推广神器.rar
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功