没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
verilog语言跑表器
verilog语言跑表器
verilog
1星
需积分: 10
2 下载量
162 浏览量
2010-12-14
08:50:05
上传
评论
收藏
83KB
DOC
举报
温馨提示
立即下载
verilog语言跑表器 自己写的 难免有不足
资源推荐
资源评论
基于verilog 的跑表器设计
浏览:38
代码可直接运行,内含测试程序
verilog 实现数字跑表
浏览:75
4星 · 用户满意度95%
如果你是肥大学子,在做verilog课程设计,不用再看了,这就是你需要的! 此版本word内部为程序的截屏,程序需要自己敲进电脑。若不想自己敲代码,清下载我上传的另一版本。 功能描述:此数字跑表由三个按键控制,按键功能如下: SW1:实现暂停、开始以及数据的保存 SW2:实现清零 SW3:实现已保存数据的显示
verilog语言
浏览:83
verilog语言,东南大学的课件,讲的很好,不错的资料
课程设计-verilog设计数字跑表.docx
浏览:126
5星 · 资源好评率100%
题目:第15题:数字跑表 要求: 1.具有暂停/启动功能; 2.具有重新开始功能; 3.用6个数码管分别显示百分秒、秒和分钟。 Solution:根据要求,采用自底向上的设计方法:(本来是打算用ise和modelsim做的,但是...
数字跑表的Verilog实现
浏览:114
在ISE开发环境下用Verilog语言写的数字跑表代码且包含所有工程文件。
【FPGA】使用Verilog语言开发的数字钟
浏览:184
QuarterII 13.0版本可以直接使用该文件。程序功能包括基本计时(显示时分秒和星期),跑表功能,设置闹钟功能和调整时间功能。注释很详细,一看就懂!
基于verilog语言的数字时钟设计
浏览:53
4星 · 用户满意度95%
有计时,跑表,闹钟,调整时间四大功能,功能完善,消逗也不错,
verilog数字跑表
浏览:104
verilog数字跑表 建模仿真验证 包含代码和详细分析
verilog设计数字跑表
浏览:117
4星 · 用户满意度95%
verilog设计的数字跑表: 1.具有暂停/启动功能; 2.具有重新开始功能; 3.用6个数码管分别显示百分秒、秒和分钟。
verilog 数字跑表代码
浏览:152
用verilog HDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时,注释比较清晰,容易看懂,还可以增加小时的计时功能
verilog语言教程
浏览:183
很概括的,才八十几页,入门迅速,值得一载呀
verilog语言介绍
浏览:79
详细介绍了verilog hdl语言的语法以及使用方法,对于想要做FPGA开发的人员在语言方面是一个很大的帮助。
基于CPLD的60s跑表的设计
浏览:199
本设计是基于CPLD的60s跑表的设计,编程语言采用verilog HDL。
paobiao.rar_ISE 跑表_数字跑表_跑表 ise
浏览:90
ISE仿真平台下建立的用verilog语言实现的简易数字跑表工程
EDA数字跑表
浏览:7
用Verilog语言编写程序,实现数字跑表启动,暂停,计数功能
用FPGA实现数字跑表功能
浏览:107
利用VerilogHDL语言在FPGA开发板上面实现利用数码管显示0到99的跑表功能。
paobiao.rar_数字跑表
浏览:99
该程序是用verilog语言实现的数字跑表功能,其中分为计数模块与数码管显示模块。
verilog语言1
浏览:98
本书分三部分,是一本不错的书,汉语版,写得比较全面,容易学,
shuzishizhong-verilog.rar_verilog数字时钟_时钟跑表
浏览:52
基于2410开发板数字时钟的开发,实现了计时,日期,跑表的功能
paobiao.rar_FPGA verilog_fpga 跑表_fpga 跑表 verilog_stopwatch FPGA
浏览:118
此上传的是在FPGA的spartan 3e系列开发板上面实现精准到 时、分、秒、百分秒的数字跑表的Verilog源代码。
verilog语言实习
浏览:23
verilog语言开发,做的半加器 全加器等简单的小例子
verilog语言3
浏览:9
本书一共有三部分,汉语版,是一本不错的自学书籍,希望对你有帮助
使用Verilog HDL语言实现0.01s高分辨力报警器的设计资料说明
浏览:188
本设计采用可编程芯片和VerilogHDL语言进行软硬件设计,不但可使硬件大为简化,而且稳定性明显提高。 由于可编程芯片的频率精度可达到50MHz,因而计时精度很高。最大为1小时,精度要求为0.01秒,当倒计...
实例讲解跑表时序逻辑电路 .docx
浏览:3
以下是一个基本的跑表时序逻辑电路实例: 1. 时钟频率为 1 Hz。 2. 使用 6 个数字位显示当前时间,其中前两位用于显示分钟数,后四位用于显示秒数。 3. 设计三个按钮:开始/暂停、清零和分秒切换按钮。开始/暂停...
digtalclk.rar_digital clock_verilog 数字钟_verilog数字钟_万年历_数字钟verilo
浏览:45
用Altera公司的QuartusII编写的电子钟程序,可以下载至开发板,实现一个智能数字钟功能,计时,校时,闹钟,跑表等功能,也可用于学习verilog HDL语言与数字逻辑
paobiao.rar_paobiao FPGA
浏览:149
这个程序是用verilog语言下的数字跑表实验,经测试,好用。
可编程逻辑器件(PLD)第五章课件
浏览:69
主要是Verilog-HDL语言编写的交通灯程序、七段显示译码器、多功能数字钟、数字跑表、8位数字频率计、乐器演奏电路。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
wkaoo7
2013-07-20
代码写的不是很好,要看好半天才能看懂,而且实现的功能也比较简单,5分不值啊···
youngpat
粉丝: 1
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
12312321451461346
redis数据库 配置28181部署用的
github平台注册基础教程简介与操作步骤.docx
matlab 求定积分例题题解(简单与复杂定积分).docx
PEMFC电堆输出电压模型,可计算效率、输出功率、电流、消耗功率以及等效内阻
抛光机-零件图-机械工程图-机械三维3D建模图打包下载.zip
燃料电池超级电容混合能量管理系统
通用Yolov8检测GUI,直接替换权重即可
手写数字和字母数据集binaryalphadigs.mat
地址扫描IPScaner
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功