下载 >  课程资源 >  软件测试 > 用FPGA实现数字跑表功能

用FPGA实现数字跑表功能 评分:

利用VerilogHDL语言在FPGA开发板上面实现利用数码管显示0到99的跑表功能。
2018-04-16 上传大小:36KB
立即下载 开通VIP
分享
收藏 举报

评论 共1条

qq_41979946 什么格式的,看不了啊
2018-11-12
回复
EDA数字跑表设计

基于eda的一个数字秒表的设计,包括部分仿真结果,和全部的vhdl源程序

立即下载
VHDL语言设计数字跑表的源代码

VHDL语言设计数字跑表的源代码,通过VHDL语言实现数字跑表的功能

立即下载
EDA数字跑表

用Verilog语言编写程序,实现数字跑表启动,暂停,计数功能

立即下载
vhdl语言设计猜数字游戏

用vhdl语言设计猜数字游戏,可产生四位随机数,可以提示所采数字与随机数相比是大了还是小了

立即下载
接口汇编下次实验的接口代码

用C语言实现跑表. 用C语言实现跑表. 用C语言实现跑表. 用C语言实现跑表.

立即下载
秒表设计-FPGA

运用verilog设计数字秒表,实现跑表的功能;

立即下载
采用verilogHDL编写的数字跑表

本代码采用verilogHDL编写,实现的是数字跑表功能

立即下载
基于Verilog的FPGA 数字跑表

支持一小时正数倒数计时,具有蜂鸣器秒响功能,暂停开始功能等

立即下载
Verilog实现数字跑表实现

Verilog来实现数字跑表的功能,当中涉及到消抖程序的设计,分频,以及模块化的设计方法等。基本功能与手机中常用的数字跑表相似。

立即下载
数字下变频FPGA实现

数字下变频器(Digital Down-Converter,DDC)是宽带数字接收机的重要组成部分,本文基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器(VB-DDC)。该VB-DDC结合了传统数字下变频结构与多相滤波结构的优点,实现了对输入中频信号的高效高速处理,同时可以在较大范围内对信号处理带宽进行灵活配置。硬件调试结果验证了本设计的有效性。

立即下载
基于FPGA用VHDL语言设计的60s计数器

基于FPGA用VHDL语言设计的60s计数器

立即下载
verilog 实现数字跑表

如果你是肥大学子,在做verilog课程设计,不用再看了,这就是你需要的! 此版本word内部为程序的截屏,程序需要自己敲进电脑。若不想自己敲代码,清下载我上传的另一版本。 功能描述:此数字跑表由三个按键控制,按键功能如下: SW1:实现暂停、开始以及数据的保存 SW2:实现清零 SW3:实现已保存数据的显示

立即下载
数字跑表的Verilog实现

在ISE开发环境下用Verilog语言写的数字跑表代码且包含所有工程文件。

立即下载
数字跑表计时器

vhdl语言实现数字跑表,可计时一个小时。

立即下载
计数器在fpga实验版上实现4位7段数码管动态显示,数字递增

在fpga实验版上实现4位7段数码管动态显示,数字递增

立即下载
数字锁相环及其FPGA的实现

锁相环 (PLL) 的理论与研究日趋完善,应用范围遍及整个电子技术领域,如信号处理,调制解调,时钟同步,倍频,频率综合等都应用到了锁相环技术。 随着集成电路技术的发展,集成锁相环和数字锁相环技术日趋成熟,不仅能够制成频率较高的单片集成锁相环路,还可以把整个系统集成到一个芯片上去,实现所谓的片上系统 SOC 。 因此,可以把全数字锁相环路 (ADPLL) 作为一个功能模块嵌入 SOC ,构成片内锁相环。这里在简单介绍片内全数字锁相环系列结构的同时,给出一种智能控制捕获范围中全数字锁相环( ADPLL )的设计方法,并进行仿真和实践验证。

立即下载
数字调制解调技术的MATLAB与FPGA实现-AlteraVerilog版.7z

AlteraVerilog版!!! AlteraVerilog版!!! AlteraVerilog版!!! 不是VHDL版的

立即下载
[ 数字调制解调技术的MATLAB与FPGA实现——Xilinx版

数字调制解调技术的MATLAB与FPGA实现,绝对好资料。所有程序均可完美运行

立即下载
fpga峰值采样verilog程序

fpga开发,峰值采样计数,verilog代码

立即下载
数字调制解调技术的MATLAB与FPGA实现-Altera/Verilog 光盘源码

数字调制解调技术的MATLAB与FPGA实现-Altera/Verilog 光盘源码

立即下载
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

用FPGA实现数字跑表功能

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
2 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: