没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
基于verilog语言的数字时钟设计
基于verilog语言的数字时钟设计
共117个文件
cdb:33个
hdb:31个
v:11个
verilog
数字时钟
4星
· 超过85%的资源
需积分: 50
153 下载量
12 浏览量
2009-07-18
17:00:05
上传
评论
16
收藏
1009KB
RAR
举报
温馨提示
立即下载
有计时,跑表,闹钟,调整时间四大功能,功能完善,消逗也不错,
资源详情
资源评论
收起资源包目录
基于verilog语言的数字时钟设计
(117个子文件)
zi.cmp.cdb
163KB
zi.sgdiff.cdb
56KB
zi.rtlv_sg.cdb
51KB
zi.map.cdb
50KB
zi.pre_map.cdb
47KB
zi.(5).cnf.cdb
12KB
zi.(9).cnf.cdb
11KB
zi.(7).cnf.cdb
9KB
zi.(4).cnf.cdb
8KB
zi.(8).cnf.cdb
7KB
zi.(6).cnf.cdb
7KB
zi.(3).cnf.cdb
5KB
zi.(22).cnf.cdb
4KB
zi.(10).cnf.cdb
4KB
zi.(0).cnf.cdb
4KB
zi.(21).cnf.cdb
3KB
zi.(2).cnf.cdb
2KB
zi.rtlv_sg_swap.cdb
2KB
zi.(16).cnf.cdb
2KB
zi.(23).cnf.cdb
2KB
zi.(24).cnf.cdb
2KB
zi.(12).cnf.cdb
1KB
zi.(15).cnf.cdb
1KB
zi.(14).cnf.cdb
1KB
zi.(11).cnf.cdb
1KB
zi.(13).cnf.cdb
1KB
zi.(1).cnf.cdb
806B
zi.(25).cnf.cdb
800B
zi.(17).cnf.cdb
760B
zi.(18).cnf.cdb
724B
zi.(19).cnf.cdb
501B
zi.(20).cnf.cdb
444B
zi.eco.cdb
141B
zi.db_info
136B
zi.dbp
0B
zi.cmp0.ddb
25KB
zi.done
26B
zi.dpf
239B
zi.sgdiff.hdb
47KB
zi.cmp.hdb
41KB
zi.map.hdb
40KB
zi.pre_map.hdb
25KB
zi.rtlv.hdb
25KB
zi.(5).cnf.hdb
2KB
zi.(9).cnf.hdb
2KB
zi.(7).cnf.hdb
2KB
zi.(0).cnf.hdb
1KB
zi.(4).cnf.hdb
1KB
zi.(3).cnf.hdb
1KB
zi.(8).cnf.hdb
1KB
zi.(6).cnf.hdb
1KB
zi.(2).cnf.hdb
1KB
zi.(10).cnf.hdb
930B
zi.(14).cnf.hdb
753B
zi.(12).cnf.hdb
753B
zi.(22).cnf.hdb
700B
zi.(16).cnf.hdb
698B
zi.(24).cnf.hdb
654B
zi.(15).cnf.hdb
622B
zi.(21).cnf.hdb
621B
zi.(23).cnf.hdb
605B
zi.(11).cnf.hdb
599B
zi.(13).cnf.hdb
599B
zi.(18).cnf.hdb
532B
zi.(17).cnf.hdb
498B
zi.(1).cnf.hdb
455B
zi.(19).cnf.hdb
411B
zi.(25).cnf.hdb
411B
zi.(20).cnf.hdb
406B
zi.hier_info
19KB
zi.hif
25KB
zi.map.logdb
4B
zi.cmp.logdb
4B
zi.pin
25KB
zi.psp
0B
zi.tan.qmsg
57KB
zi.map.qmsg
45KB
zi.fit.qmsg
4KB
zi.eda.qmsg
2KB
zi.asm.qmsg
2KB
zi.qpf
896B
zi.qsf
4KB
zi.qws
2KB
zi.cmp.rdb
24KB
zi.tan.rpt
100KB
zi.map.rpt
76KB
zi.fit.rpt
56KB
zi.eda.rpt
7KB
zi.asm.rpt
6KB
zi.flow.rpt
5KB
zi.sld_design_entry_dsc.sci
134B
zi.sld_design_entry.sci
134B
zi_vhd.sdo
613KB
zi_v.sdo
608KB
zi.tan.summary
2KB
zi.fit.summary
363B
zi.map.summary
281B
zi.syn_hier_info
0B
zi_pt_vhd.tcl
3KB
zi.cmp.tdb
111KB
共 117 条
1
2
评论
收藏
内容反馈
立即下载
评论7
查看其他6条评论
去评论
qq_40710226
2017-11-04
嗯还行,在下载一遍
最新资源
STM8S003F3P6最小系统AD版(包含原理图、PCB源文件)
smg.uvproj
nextjs turbo build
mysql-connector-j-8.0.31.jar
MATLAB Appdesigner 设计天气预报小程序:全国各城市天气查询系统Weather-capturer-v3
qt斗地主github下载分享
重庆房价预测,含Matlab程序,绝对可用
download.mp4
ER图(Entity-Relationship Diagram)是一种用于描述实体
Three.js是一个用于创建3D图形的JavaScript库
yunting000000
粉丝: 5
资源:
19
私信
上传资源 快速赚钱
前往需求广场,查看用户热搜
相关推荐
基于verilog的数字时钟系统开发,输出小时,分,秒,含testbench测试文件-源码
基于verilog的数字时钟系统开发,输出小时,分,秒,含testbench测试文件_源码
5星 · 资源好评率100%
基于verilog的数字时钟设计
基于verilog的数字时钟设计
verilog语言实现数字钟的设计
采用verilog语言实现数字钟的设计,采用quarters2语言环境。
4星 · 用户满意度95%
基于Verilog的数字时钟
本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言Verilog代码,采用自顶而下的设计方法对代码进行综合、适配、功能仿真,最后下载入Cyclone EP2C5T144的FPGA核心板,实现了数字时钟的设计要求。
基于verilog 语言的数字电子钟设计
基于verilog 语言的数字电子钟设计,数码管实时显示时、分、秒的数字时钟(24小时显示模式);可以调节小时,分钟;能够进行24小时和12小时的显示切换;可以设置任意时刻闹钟,并且有开关闹钟功能;有整点报时功能,几点钟LED灯闪亮几下。
5星 · 资源好评率100%
基于Verilog的数字钟的设计与开发
基于Verilog的数字电子钟的设计与开发,代码是课程设计的时候写的。传到这里供大家研究。里面有原理图,实验报告等。
verilog编写的数字时钟、万年历、闹钟
数字钟要求显示时间、日期、闹钟设定时间。利用切换按键进行年月日、时间、闹钟定时操作,三种状态均可用增减两个按键进行调整,对于选中的数码管调整位,通过闪烁表示已经选中,例如:首先切换至日期,选中表示“年”的数码管,那么选中的位进行0.5秒的闪烁表示选中,其次可通过增减按键进行数字的增减。另外在按键消抖后,每次按键按下,蜂鸣器响表示已经按下;设定的闹钟到时候,按下任何按键均停止蜂鸣器,若没有按键按下,
3星 · 编辑精心推荐
Verilog数字钟(自动计时+手动校时+倒计时+整点报时+LCD显示)附完整源代码、详细注释和word报告.zip
Verilog数字钟(自动计时+手动校时+倒计时+闹钟+整点报时+LCD显示)附完整源代码、详细注释和word报告。用cyclone Ⅱ实现。
数字电子钟verilog课程设计
(1)设计一个能自动计时的电子钟,利用数码管分别显示当前的小时,分钟, 秒。 (2)可以通过按键对当前小时、分钟进行调整设置。 (3)在调节当前时间的模式下,短按可实现加法,当长按调节分钟的按键两 秒以上时可实现快速连加(每秒四次加一)。 (4)具备闹钟功能,可通过按键设定闹钟时间,当当前时间到达闹钟设定时 间时,LED 按照预设花型闪烁,并播放闹铃音乐。 (5)具备整点报时功能,当当前时间为整点
Verilog时钟(带闹铃等功能)
Quartus II:基于FPGA中Verilog语言的时钟,具有闹铃、报时等功能,添加了按键去抖
基于verilog的时钟设计
用veriolg语言实现时钟的功能,在DE2开发板上应用
5星 · 资源好评率100%
基于verilog的数字时钟实现,
基于verilog的数字时钟实现,关于闹钟与时钟使用顺序:设置闹钟前 1.打开setAL 2.打开Adj_Min,Adj_Hour 设置完毕后: 1.关闭Adj_Min,Adj_Hour 2.关闭setAL设置时钟时 1.setAL关闭状态 2.2.打开Adj_Min,Adj_Hour,约束时: 所有按键都需要用拨码开关 数码管约束:gfedcba = Hex[6:0] Led高低位对应顺序不变。
5星 · 资源好评率100%
数字时钟 verilog
使用verilog写的数字时钟程序,可调时间设置,闹钟。
5星 · 资源好评率100%
数字时钟verilog
数字时钟 verilog
verilog-------时钟设计
FPGA 综合实验 always @(posedge clock0 or posedge clr) begin if (clr == 1) begin clk_temp <= 0; clock1<= 0; end else begin clk_temp <= clk_temp + 1; if (clk_temp == 7'b1111111) cloc
Verilog_实现简易数字钟设计
Verilog_实现简易数字钟设计......
5星 · 资源好评率100%
verilog 数字钟
verilong 数字钟代码 24小时制,可现实星期,仿真通过
verilog时钟
采用verilog语言,运行在FPGA上的时钟程序,包括小时、分钟、秒,进行计时、
数字时钟的实现(verilog版)
本代码是基于FPGA编写的,采用的开发语言是verilog语言,实现的是一个数字时钟:包括小时、分钟、秒,包括对数字时钟的时间调节等动能!
基于verilog的数字时钟实现-源码
基于verilog的数字时钟实现_源码
基于FPGA的数字时钟设计
使用VHDL编写的基于FPGA的时钟设计,初学者编写。分计时器以及小时计时器都可以根据这个编写,虽然比较简单,但是很实用
eda数字时钟
数字时钟不是数字的始祖 的的的的的的ddddddd、
4星 · 用户满意度95%
verilog闹钟.zip
2019北京大学hdl课程闹钟电路的实现,其中: time_block是时钟模块 alarm_block是闹钟模块 toggle_switch是控制闹钟鸣响的模块 time_display是将时钟输出的信号转化为LED所需的信号输出的模块 timer是最上层的模块 tb_timer是测试程序 本电路可综合。
verilog闹钟程序
verilog写的闹钟程序,带有 校时 和 闹铃功能。
4星 · 用户满意度95%
Verilog 数字电子钟代码
BASYS2开发板 实现温度实时显示和越限报警
基于verilog语言的实例
基于verilog的几十个实例,适合初学者入门,同时也可以做为开发者使用相关模块或语法时查找的资料。
verilog设计数字跑表
verilog设计数字跑表
verilog 数字系统设计
verilog 比较经典的中文书籍,夏宇闻版的
基于verilog语言的数字频率计设计
基于verilog语言的数字频率计设计.doc
verilog语言时钟代码
在DE2开发板上能够实现置数、清零、倒计时、正计时、以及蜂鸣报警的时钟
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论7
最新资源