没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
数字频率计的VHDL语言程序
数字频率计的VHDL语言程序
很不错哦可以参考下啊
3星
· 超过75%的资源
需积分: 9
18 下载量
75 浏览量
2009-07-22
16:34:56
上传
评论
收藏
195KB
PDF
举报
温馨提示
立即下载
是用VHDL语言将数字频率计的各个部分功能实现了很好嗷！！
资源推荐
资源评论
基于vhdl的数字频率计
浏览：67
基于cyclone芯片开发的数字频率计，采用4位共阳数码管显示
频率计设计程序（VHDL）
浏览：159
3星 · 编辑精心推荐
用VHDL语言写的频率计程序，四位的。希望能帮上那些EDA的初学者。
数字频率计VHDL程序
浏览：36
a 数字频率计VHDL程序
数字频率计 VHDL语言
浏览：15
4星 · 用户满意度95%
（1）频率测量范围10Hz~1MHz （2）量程自动转换，量程分为10KHz (1s) 、100KHz (0.1s) 、1MHz (10ms)三档。转换规则如下： 当读数大于9999时，频率计处于超量程状态，下一次测量时，量程自动增大一档；当读数小于0999时，频率计处于欠量程状态，下一次测量时，量程自动减小一档 （3）数据采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示计数结
数字频率计 VHDL
浏览：49
以前学FPGA时用MAX+PLUS2是写的频率计小程序，ALTERA的片子 vhdl
VHDL 数字频率计
浏览：112
基于FPGA的VHDL数字频率计 测试范围1hz- 1M 经典的测量范围
VHDL实现的数字频率计
浏览：18
4星 · 用户满意度95%
VHDL实现的数字频率计，带QUARTUS工程文件，仿真通过，另外可以测试脉宽和占空比
数字频率计VHDL
浏览：152
数字频率计的VHDL设计，用VHDL语言实现了数字频率计功能
基于VHDL语言数字频率计的设计.pdf
浏览：170
该频率计采用 VHDL语言程序与原理图相结合的方法，极大地减少了硬件资源占用。该数字频率计测量范围为 0 到 9999HZ，基准频率为 1HZ，结果用 4 只 7 段数码管显示十进制结果。中间用到了设置控制电路、计数电路、...
基于VHDL设计数字频率计
浏览：27
5星 · 资源好评率100%
本程序基于VHDL语言设计的数字频率计，对于外部的频率能够进行测试并且显示至数码管上，内部包含全部源程序（已经经过硬件仿真）和主要文件波形仿真。对重要程序带有注释，对于我对程序的解析能够快速的了解整个程序...
CPLD频率计（电子方舟）
浏览：116
其中相同模块可以重复使用，所以采用VHDL语言对三个功能模块单独进行设计、仿真和例化，最后将九个单元模块组合在一起进行仿真，仿真结果表明，采用CPLD所设计的时序和逻辑电路能够满足数字频率计的要求。...
基于VHDL的数字频率计
浏览：196
利用VHDL语言编写的数字频率计，可测量1-99.9999MHz的外部频率，经过测试，可用。（链接时要注意信号的干扰问题）。
VHDL下的数字频率计
浏览：96
用VHDL编写的数字频率计，已经在quartusII下编译完成。
数字频率计的设计VHDL
浏览：121
5星 · 资源好评率100%
设计性实验 实验一、数字频率计的设计 二、实验内容 本次实验要求设计一个数字频率计，频率测量范围为1Hz~50MHz，采用100MHz的基准时钟。刷新时间不大于2秒（最长2秒刷新一次频率显示）。功能示意框图如图3-1： 图3-1 数字频率计功能示意图 三、实验提示 本次实验要求设计一个数字频率计，对输入频率进行测量。根据实验的要求，频率测量的范围为1Hz~50MHz，跨度较大
VHDL语言程序
浏览：127
VHDL入门程序，包括基本组合电路，时序电路等。有译码器，加法器，计数器等
数字频率计设计VHDL
浏览：55
3星 · 编辑精心推荐
在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示
FPGA.rar_FPGA 设计_cpld 频率计_fpga 频率计_基于FPGA的数字 频率计 的设计_基于FPGA的数字 频
浏览：102
5星 · 资源好评率100%
基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
eda数字频率计设计
浏览：23
eda 学生学习vhdl语言的基础设计程序和原理图
基于FPGA的数字频率计源码（基于DE2开发板）-电路方案
浏览：189
本文详细论述了利用VHDL硬件描述语言设计，并在EDA（电子设计自动化）工具的帮助下，用大规模可编程器件（CPLD）实现数字频率计的设计原理及相关程序。特点是:无论底层还是顶层文件均用VerilogHDL语言编写，避免了用...
DDS波形发生器VHDL源码
浏览：73
3星 · 编辑精心推荐
基于VHDL语言设计的DDS波形，数字频率计
VHDL实用教程，硬件描述语言
浏览：110
4星 · 用户满意度95%
第4 章 VHDL 语言要素......................................................................................................55 § 4.1 VHDL 文字规则..........................................................
数字频率计的VHDL设计
浏览：117
我经过很用心的筛选帮大家找的~希望对大家有帮助大家互相帮助
有VHDL实现数字频率计
浏览：146
采用测频法设计一个4位十进制数字显示的数字频率计，其测频的范围为1-9999HZ，设计的精度为1HZ,并能用4位数码管显示其频率。频率计有闸门电路，计数器和显示电路构成。
数字频率计EDA VHDL
浏览：201
数字频率计EDA VHDL
数字频率计 VHDL代码
浏览：136
5星 · 资源好评率100%
本科毕业设计用的非常简洁实用的代码，VHDL实现
基于VHDL语言的3位数字频率计
浏览：137
基于VHDL语言的3位数字频率计 含报告 VHD文件
基于cyclone2 FPGA（Vhdl+Verilog语言）毕业设计资料quartus工程源码合集+文档说明（25份）.zip
浏览：84
5星 · 资源好评率100%
基于cyclone2 FPGA（Vhdl+Verilog语言）毕业设计资料quartus工程源码合集+文档说明（25份）： 基于FPGA与DS18B20温度传感器的通信实现 基于FPGA的64位8级流水线...基于FPGA的频率计与串口通信 基于FPGA的飞机的小游戏
基于EDA技术设计数字频率计
浏览：183
现代EDA技术的基本特征是采用高级...而VHDL语言有强大的行为描述能力和多层次的仿真模拟，程序结构规范，设计效率较高，利用VHDL语言和CPLD器件设计数字频率计，具有硬件电路简捷，体积小，设计灵活，性能稳定的优点。
VHDL实用教程[完整版]_潘松_PDF高清+word文档
浏览：73
第 9 章有限状态机及其设计 第 10 章 基于 FPGA 的数字滤波器设计 第 11 章 多种常用的支持 VHDL 的 EDA软件使用介绍 第 12 章 VHDL 数字系统设计实践介绍 第 13章 和大学生电子设计赛题的 VHDL 应用介绍 第 14 章 ...
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
yxj8582995
2012-11-15
还是不错的，可是下载以后提示说有CJK字符什么的，比较麻烦
xiwangwei1
粉丝: 1
资源:
17
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
OFDM 的鲁棒频率和定时同步论文
Unity中的ConsolePro插件
camera view 1.0.0.unitypackage
压力测试撒大撒大撒大撒
图像视频的车牌检测系统
Matlab Traffic ToolBox
包含全桥变压器计算过程
DB2数据库单机部署安装
Suno AI 音乐下载工具
QT实现的证券盘口信息界面
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
