没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
cpu-五级流水线
cpu-五级流水线
共101个文件
xmsgs:8个
html:6个
v:5个
CPU
4星
· 超过85%的资源
需积分: 23
34 下载量
132 浏览量
2016-03-19
22:07:11
上传
评论
4
收藏
6.68MB
ZIP
举报
温馨提示
立即下载
用Xilinx-ISE编写的CPU代码
资源详情
资源评论
收起资源包目录
cpu-五级流水线
(101个子文件)
_1
5KB
cpu_top.bgn
7KB
cpu_top.bit
453KB
CPU_top.bld
1008B
CPU_test.bmm
0B
m_00000000003107290973_3508565487.c
468KB
m_00000000003477463531_1209620290.c
14KB
m_00000000004134447467_2073120511.c
8KB
CPU_test_isim_beh.exe_main.c
1KB
fuseRelaunch.cmd
252B
isim.cmd
44B
CPU_top.cmd_log
37KB
CPU_top_pad.csv
14KB
netId.dat
156B
ISimEngine-DesignHierarchy.dbg
8KB
m_00000000003107290973_3508565487.didat
7KB
m_00000000003477463531_1209620290.didat
6KB
m_00000000004134447467_2073120511.didat
5KB
libPortability.dll
880KB
cpu_top.drc
1KB
CPU_test_isim_beh.exe
178KB
CPU_test_isim_beh.exe
93KB
CPU.gise
17KB
usage_statistics_webtalk.html
97KB
CPU_top_summary.html
17KB
CPU_top_envsettings.html
13KB
CPU_summary.html
4KB
par_usage_statistics.html
4KB
isim_usage_statistics.html
2KB
xilinxsim.ini
16B
isim.log
10KB
fuse.log
1KB
webtalk.log
727B
isimkernel.log
563B
isimcrash.log
0B
CPU_top.lso
6B
netlist.lst
52B
CPU_top_map.map
8KB
CPU_top_map.mrp
12KB
CPU_top_guide.ncd
183KB
CPU_top.ncd
183KB
CPU_top_map.ncd
90KB
CPU_top.ngc
151KB
CPU_top.ngd
222KB
CPU_top_map.ngm
423KB
CPU_top.ngr
344KB
m_00000000003107290973_3508565487.nt64.obj
66KB
m_00000000003477463531_1209620290.nt64.obj
7KB
m_00000000004134447467_2073120511.nt64.obj
3KB
CPU_test_isim_beh.exe_main.nt64.obj
1KB
CPU_top.pad
14KB
CPU_top.par
9KB
CPU_top.pcf
1KB
pn_info
6B
CPU_test_beh.prj
111B
CPU_top.prj
103B
CPU.projectmgr
8KB
CPU_top.ptwx
17KB
@c@p@u.sdb
36KB
@c@p@u_test.sdb
6KB
glbl.sdb
4KB
work.sdbl
48KB
work.sdbx
113B
CPU_top.stx
0B
CPU_top.syr
66KB
CPU_top.twr
23KB
CPU_top.twx
53KB
CPU_top_pad.txt
64KB
CPU_top.ucf
499B
CPU.ucf
497B
CPU_top.unroutes
155B
CPU_top.ut
552B
CPU.v
10KB
CPU_test.v
3KB
CPU_top.v
2KB
instr_mem.v
2KB
data_mem.v
2KB
CPU_test_isim_beh.wdb
15KB
cst.xbcd
1KB
CPU.xise
37KB
CPU_top_usage.xml
24KB
webtalk_pn.xml
3KB
CPU_top_summary.xml
409B
xst.xmsgs
36KB
map.xmsgs
3KB
par.xmsgs
2KB
bitgen.xmsgs
1KB
pn_parser.xmsgs
1KB
trce.xmsgs
1KB
fuse.xmsgs
367B
ngdbuild.xmsgs
367B
CPU_top.xpi
46B
CPU.xreport
20KB
CPU_top.xreport
20KB
CPU_top_par.xrpt
155KB
CPU_top_map.xrpt
26KB
CPU_top_xst.xrpt
14KB
CPU_top_ngdbuild.xrpt
8KB
CPU_top.xst
1KB
CPU_top_bitgen.xwbt
215B
共 101 条
1
2
评论
收藏
内容反馈
立即下载
评论1
去评论
qq_41372200
2018-07-16
还可以,不错
最新资源
inode客户端 for win,适应win7、win10、win11,亲测可用
paul-graham-essay.txt
高德?不,来实现自己的导航功能吧
CANFD接口芯片MCP2517FD程序例程
网络安全的概要介绍与分析
markdown编辑器(win)
移动应用开发的概要介绍与分析
Java毕设之列车票务信息管理系统.rar
5G系列课程(六)-5G愿景、标准化与产业进展
5G系列课程(五)-5G业务应用与商业模式探讨
xiaoliizi
粉丝: 49
资源:
8
私信
上传资源 快速赚钱
前往需求广场,查看用户热搜
相关推荐
基于logisim的五段流水线设计
基于logisim的流水线设计,有原理图和实验报告,仅供参考。
5星 · 资源好评率100%
CPU五级流水线
CPU 五级流水线 计算机组成原理课设。CPU 五级流水线 计算机组成原理课设
5级流水线CPU
5级流水线CPU,处理了data hazard,验收过了啦
cpu.zip(5级流水线结构的CPU实现)
一个 5 级流水线结构的简单 CPU的实现。TinyMIPS 的流水线共分为五级,对应五个功能模块,分别为 IF(取指令)、ID(译码)、 EX(执行)、MEM(访存)、WB(写回)。而这五个流水级分别对应 CPU 处理指令时的 五个步骤:IF 级负责从存储器(内存或缓存)中取出指令;ID 级负责将指令译码,并从寄 存器堆取出指令的操作数;EX 级负责根据译码结果执行对应的 ALU 操作;MEM
组原课设 5段流水线CPU
华科组原课设,在logisim平台实现单周期CPU,5段流水线,理想流水线,插气泡和数据重定向处理各种冲突,包含老师给的各种测试案例和运行结果,以及各种故障处理。包括任务书和mips指令集
5星 · 资源好评率100%
华中科技大学组成原理课程设计:5段流水线CPU
本课程设计的总体目标是利用FPGA以及相关外围器件,设计五段流水CPU,要求所设计的流水CPU系统能支持自动和单步运行方式,能正确地执行存放在主存中的程序的功能,对主要的数据流和控制流通过LED、数码管等适时的进行显示,方便监控和调试。尽可能利用EDA软件或仿真软件对模型机系统中各部件进行仿真分析和功能验证。
【Logisim】MIPS CPU设计、理想指令流水线设计
1、了解单周期MIPS CPU架构,为程序设计控制器。 2、了解MIPS指令流水线基本概念,和理想指令流水线的设计。 华中科技大学《计算机硬件系统设计》
5星 · 资源好评率100%
华科CS12-01-03 C课设基础部分任务书及参考资料.rar
华中科技大学的c语言课程设计,有3个题目,里面有相应的codeblocks代码和turbe2.0代码。
Vivado下用Verilog编写的带冒险的5级MIPS流水线设计报告 .docx
带冒险的5级MIPS流水线设计报告,24页十分详细,与资源Vivado下用Verilog编写的带冒险的5级MIPS流水线配合使用
带有缓存的流水线CPU设计
使用Verilog实现带有缓存的16位5级流水线CPU设计
5星 · 资源好评率100%
五级流水线cpu
流水线cpu的实现,代码调试过了,解决冲突方面改进很多
darkriscv.rar_cpu架构_riscv cpu core_五级cpu_五级流水线_流水线
一个基于riscv 指令集架构的软核,它实现了五级流水线结构,非常适合于cpu开发者学习使用。
五级流水线cpu.zip
五级流水线cpu
五级流水线1
五级流水线1
src_基于RISCV的流水线CPU设计_ricsv_五级流水线_源码
本设计在RICSV的基础上用Verilog语言实现了流水线CPU设计,项目中包含了五级流水线各自的源文件和testbench文件。
5星 · 资源好评率100%
基于risc-V的五级流水线CPU实验项目+实验报告.zip
基于risc-V的五级流水线CPU实验项目+实验报告.zip基于risc-V的五级流水线CPU实验项目+实验报告.zip基于risc-V的五级流水线CPU实验项目+实验报告.zip基于risc-V的五级流水线CPU实验项目+实验报告.zip基于risc-V的五级...
5星 · 资源好评率100%
五级流水CPU设计五级流水CPU设计
五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法,广泛应用于高档CPU的架构中。根据MIPS处理器的特点,将整体的处理过程分为取指令(IF)、指令译码(ID)、执行(EX)、存储器访问(MEM)和...
5星 · 资源好评率100%
基于Verilog实现mips五级流水线CPU设计【100013168】
1)五级整数流水线,分别是:取指、译码、执行、访存、回写 2)哈佛结构,分开的指令、数据结构 3)32 个 32 位整数寄存器 4)大端模式 5)向量化异常处理,支持精确的异常处理 6)支持 6 个外部中断 7)具有 ...
5星 · 资源好评率100%
MIPS五级流水线CPU(verilog实现)
计算机组成原理课程实验:一个MIPS五级流水线CPU 内含全部源代码和实验文档,verilog实现,开发平台为ISE
5星 · 资源好评率100%
16位5级流水线CPU设计
使用Verilog实现16位5级流水线CPU设计
MIPS五级流水线CPU+cache设计
verilog编写的MIPS五级流水线,实现四十余条指令,使用512B的一级数据cache(高速缓存)。附带测试程序与说明文档。
5星 · 资源好评率100%
五级流水线CPU完整设计(包括control hazard和data hazard处理)
建议师弟师妹们还是要自己写,完整地理解好CPU设计的思路,不要直接在网上找到就抄。http://blog.csdn.net/c602273091/article/details/35883557 大家可以到师兄博客看一下hazard解决的思路分析。
流水线CPU设计(50条指令)
北航计算机组成课程设计 支持50条指令的流水线CPU的Verilog代码实现,内包含源代码和相应的测试文件
串行流水线 两级流水线 五级流水线 cpu
此文档包含串行流水线cpu设计 两级流水线cpu设计和五级流水线cpu设计。内置实验原理,结构分析图和测试报告等
4星 · 用户满意度95%
五级流水线cpu修正版
五级流水线cpu修正版
FMIPS流水线设计具有五级流水线
FMIPS
五级流水线2
五级流水线2
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论1
最新资源