设计和修改计数器进制的方法 (3).docx
版权申诉
168 浏览量
2023-03-09
19:22:02
上传
评论
收藏 814KB DOCX 举报
实验七 计 数 器
一、实验目的
1．熟悉由集成触发器构成的计数器电路及其工作原理。
2．熟练掌握常用中规模集成电路计数器及其应用方法。
二、实验设备和器材
1．数字实验箱： 一台
2．集成电路：74LS112、74LS74、74LS193、74LS00、74LS08 各一片
选用：74LS20、74LS21、74LS32、 74LS161、74LS190
3．示波器： 一台
三、实验原理和电路
所谓计数，就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电
路。计数器的应用十分广泛，不仅用来计数，也可用作分频、定时等。计数器电路主
要由触发器并配以少量门电路组成。
计数器种类繁多，根据计数体制的不同，计数器可分成 二进制（即 2 进制）计
n
数器和非二进制计数器两大类。在非二进制计数器中，最常用的是十进制计数器，其
它的一般称为任意进制计数器。根据计数方法，计数器可分为 加法计数器——随着计
数脉冲的输人而递增计数；减法计数器——随着计数脉冲的输人而递减计数；可逆计
数器——既可递增计数，也可递减计数。根据计数脉冲引入方式不同，计数器又可分
为同步计数器——在同一计数脉冲（CP）的作用下，计数器中的触发器同时改变状
态；异步计数器——在同一计数脉冲（CP）的作用下，计数器中的触发器状态改变不
是同时发生。
1．异步二进制加法计数器
异步二进制加法计数器结构比较简单。图 7.1（a）所示为 4 位二进制（十六进
制）异步加法计数器的逻辑图，触发器选用双 JK 触发器 74LS112 接成 T’触发器形
.
.
Q3
Q2
Q1
Q0
4
4
9
7
11
13
12
1Sd
1Sd
3
1
2
2J
1
1
1J
1
1
2J
1
1
1Q
1Q
1J
J=1
CP
FF3
FF2
FF1
FF0
计数脉冲输入
2CP
1CP
2CP
1CP
2K
1K
2K
1K
K=1
2Rd
14
1Rd
2Rd
1Rd
U2 B
U2 A
U1 B
U1 A
7 4LS1 12
7 4LS1 12
15 7 4LS1 12
15
14 7 4LS1 12
Rd
(a) 由74LS112组成的异步二进制加法计数器电路
0000
1111
0001
0010
1101
0011
1100
0100
1011
0101
1010
0110
1001
0111
1000
Q3Q2Q1Q0
1110
(b) 二进制加法计数器的状态图
图 7.1 异步二进制加法计数器原理(a)、(b)
剩余13页未读，继续阅读
资源评论
