没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
60进制计数器设计
60进制计数器设计
60进制
需积分: 50
29 下载量
139 浏览量
2015-12-12
16:02:17
上传
评论
2
收藏
224KB
DOC
举报
温馨提示
立即下载
60进制的数电制作方法,及一系列注意事项
资源推荐
资源评论
60进制计数器设计数字电子技术基础
浏览:18
5星 · 资源好评率100%
60进制计数器设计数字电子技术基础
可编程硬件描述语言VHDL Quartus 六十进制计数器设计报告.pdf
浏览:72
5星 · 资源好评率100%
六十进制计数器设计报告 目录 六十进制计数器设计报告 1 一、 题目剖析 2 二、 设计思路 2 三、 设计过程 2 1 、 真值表 2 2 、 源代码分析 2 3 、 仿真分析 5 功能仿真 5 4 、 注意事项 6 四、 总结 6
74LS90六十进制计数器.ms9
浏览:18
5星 · 资源好评率100%
Multisim仿真实例(电路仿真文件)
60进制计数器Multisim仿真实例,Multisim10以上版本可打开运行.zip
浏览:134
5星 · 资源好评率100%
60进制计数器Multisim仿真实例,Multisim10以上版本可打开运行
数电 作业设计60进制计数器
浏览:173
:计数器对输入脉冲进行计数,来一CP个脉冲,计数器状态变化一次。根据计数器循环长度M称之为M模计数器(M进制计数器),计数器状态编码,按二进制的递增或递减规律来编码,对应称加法计数器,减法计数器。
74LS90六十进制计数器 (2).zip
浏览:7
74LS90六十进制计数器 (2)
浅谈用74LS90设计任意进制计数器
浏览:42
5星 · 资源好评率100%
浅谈用74LS90设计任意进制计数器 pdf文件
74LS90六十进制计数器.ms9 (Security copy)
浏览:81
5星 · 资源好评率100%
Multisim仿真实例(电路仿真文件)
2个74160做的60进制计数器
浏览:32
5星 · 资源好评率100%
用2个74160做成的60进制计数器,用的是Quartus II
60进制计数器 时钟电路
浏览:50
4星 · 用户满意度95%
60进制计数器 Proteus仿真 7.4以上版本打开
60进制计数器
浏览:90
用Verilog语言在Altera公司FPGA芯片上实现的60进制计数器,简单而实用,可为编写时钟做准备!
六十进制计数器
浏览:10
自顶向下的六十进制EDA程序设计,你可以看看,我已经在电脑上跑过了,没有问题
60进制计数器设计.docx
浏览:134
60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx60进制计数器设计.docx
verilog实现60进制计数器
浏览:25
5星 · 资源好评率100%
verilog实现60进制计数器源代码及测试代码
verilog60进制计数器
浏览:199
4星 · 用户满意度95%
verilog60进制计数器,使用VERILOG语言编写
60进制计数器 eda
浏览:146
4星 · 用户满意度95%
本项实验通过六十进制计数器的设计与仿真,学习VHDL语言及VHDL文本输入设计方法,编写六十进制计数器源程序,应用MAX+PlusII软件进VHDL文本输入设计与波形仿真。写出源程序,并写出设计与仿真过程。
74ls90十进制数字24小时时钟设计图
浏览:5
4星 · 用户满意度95%
优点:设计简单,易操作,可添加额外功能,缺点:74ls90为异步十进制计数,反映不如同步计数快
用74ls160实现60进制
浏览:164
5星 · 资源好评率100%
用74ls160实现60进制 用74ls160实现60进制
Verilog自顶向下60进制计数(FPGA)
浏览:80
使用Verilog自顶向下设计60进制计数器(例子为1Hz,可修改频率),并用数码管动态显示,已在Basys2开发板验证通过。
六十进制计数器(有代码)
浏览:141
基于FPGA硬件开发板,利用QuartusII软件通过VHDL和原理图混合输入的方式实现60进制计数器;有代码
60进制加法计数器.zip
浏览:135
2)实现该电路的一种设计使用了2片74HC192、1片74HC00、1片CD4050,用555芯片设计电路产生周期1秒的TTL电平的方波作为电路的驱动时钟,用2片CD4511设计实现显示部分,用“八位逻辑电平输出”的一个开关控制将七段数码管清零为“00”状态。(3)设计实现的方法不止一种
60进制计数器 VHDL设计
浏览:167
60进制VHDL设计文本,
555定时器60进制计数器
浏览:154
555 74LS161 74LS00 74LS48
60进制计数器.docx
浏览:197
60进制计数器.docx60进制计数器.docx60进制计数器.docx60进制计数器.docx60进制计数器.docx60进制计数器.docx60进制计数器.docx60进制计数器.docx60进制计数器.docx
60,12进制计数器.DSN
浏览:141
60,12进制计数器.DSN
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
qq_31534497
粉丝: 0
资源:
3
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
文献综述.docx
『FPGA通信接口』串行通信接口-IIC(2)EEPROM读写控制器
DGFASFDSDFDS
QRAGFASFGDFS
AGREFGSDFGASDGAD
10-4.7z
黑马程序员05课代码以及练习
黑马程序员04课代码以及练习
黑马程序员03课代码以及练习
黑马程序员02课代码以及练习
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功